北科大组成原理课件第6章计组6-2.pptVIP

* 6.1 CPU的逻辑组成 运算部件 寄存器设置 时序系统（时序发生器） 微操作命令产生部件（控制器CU） CPU内部数据通路结构（总线） * 基本的运算部件，沿数据流向分为三级： 6.1.1 运算部件 选择器/锁存器 ALU 选择器/锁存器 移位器 功能控制 …… …… 操作数 操作数 初始进位 选择命令 选择命令 选择命令 第一级：输入选择器或锁存器，决定接收哪个寄存器的内容； 第二级：基本算术逻辑运算部件ALU，由控制命令选择运算功能(SN74181)； 第三级：移位器。 * CPU内部设置多个寄存器，暂存数据信息和控制信息： 6.1.2 寄存器设置 用于处理的寄存器，存放数据、地址等; 用于控制的寄存器，暂存指令，程序状态等; 用作主存接口的寄存器，暂存主存地址和数据。 * 1. 用于处理的寄存器 通用寄存器组： 每个寄存器设有编号，可编程访问； 具有多种功能：提供操作数、存放运算结果、地址指针、基址寄存器、计数器等。 存放操作数（满足各种数据类型）； 两个寄存器拼接存放双倍字长数据； 存放地址，其位数应满足最大的地址范围； 用于特殊的寻址方式，如栈指针等。 输出作为运算器的输入。 * 2. 用于控制的寄存器 指令寄存器IR： 存放现行指令 作为产生微操作命令序列的依据 程序计数器PC： 提供读取指令的地址(顺序,转移), 又叫指令指针IP 相对寻址 程序状态字寄存器PSW：内容表示现行程序的状态 * 程序状态字寄存器PSW： 特征位(标志位)：记录程序执行状态。 一条指令执行后，根据运行结果自动修改特征位的有关内容，作为决定程序流向的因素之一; 包括进位C、溢出V、零Z、负N、奇偶位P、允许中断I(编程设定)等. 程序优先级：编程时设定程序优先级，发生外部中断请求时，通过比较优先级决定是否响应 工作方式：CPU状态分用户态和管态 用户态: CPU运行用户程序, 不允许使用某些特权指令 管态: CPU运行操作系统等系统管理软件，可使用某些特权指令 * MAR MBR MAR MDR CPU 主存 地址总线k位 数据总线n位 容量 2K?n位 Read Write 3. 用作主存接口的寄存器 CPU访存时，先送出地址码，然后送出数据或接受数据; 设置两个寄存器，用户不能直接编程访问： * 总线 读取指令时：PC → MAR →M 总线 地址指针/地址计算结果 → MAR → M 总线 写入主存数据：CPU → MBR → M 总线 读出主存数据：M → MBR → CPU 设置MAR,MBR两个寄存器，用户不可见： 地址寄存器MAR 读取操作数或存放运算结果： 数据缓冲寄存器MBR * 连接CPU内的寄存器与算术逻辑运算部件； CPU内部总线(ALU总线) 模型机数据通路框图： 选择器 ALU 选择器 移位器 R0 功能 控制 …… …… R0~R3 C、D SP、PC +1 CPU内总线 移位控制 选择 控制 R1 R2 R3 C D MAR MBR IR PC PSW SP CPR0 CPR1 CPR2 CPR3 CPC CPD R0~R3 C、D PSW MBR 控制 逻辑 内存M I/O SIR CPPC CPPSW CPSP CPMAR EMAR CPMBR SMBR 地址 数据 控制 置入 * 计算机的工作需分步执行：读取指令、读取源操作数、读取目的操作数、运算、存放结果等步骤； 6.1.3 时序系统 需要周期、节拍等时间划分的信号标志； 脉冲 节拍 周期 T0 T1 T2 T3 时序系统产生周期、节拍、脉冲等时序信号。 * 脉冲 节拍 周期 T0 T1 T2 T3 各项操作与统一的节拍同步，每拍完成一步操作. 有了时序信号，才能将计算机的工作安排在不同的时间段内有序完成。 * 多级时序——将时序划分为几个层次： 指令周期 CPU工作周期 时钟周期(节拍) 定时脉冲 * 每条指令的指令周期长短不同 取指周期 指令周期 取指周期 执行周期 指令周期 NOP(空操作) ADD R0, R1 MUL R0, R1 取指周期 执行周期 指令周期 … 指令周期：读取并执行一条指令所需的时间。 * 具有源周期的指令周期 带有目的周期的指令周期 取指周期 源周期 指令周期 执行周期 取指周期 源周期 指令周期 目的周期 执行周期 ADD R0, (R1) 不同类型的指令，指令周期的长短不同。一般不设置完整的时间标志信号，不作为时序的一级。 ADD (R0), (R1) * 多级时序——将时序划分为几个层次： 指令周期 CPU工作周期 时钟周期(节拍) 定时脉冲 * CPU工作周期：指令周期中的某一工作阶段，如取指周期、源周期、目的周期、执行周期等。 不同的工作周期、不同指令