设计数字显示电路.docx

理工大学城市学院 数字电路与系统课程设计 设计题目：设计数字显示电路 学 院：电子与自动化学 专 业： 学 生： 同 组 人： 2012 年 2012 年 3 目 录 第一章 设计任务 项目名称 项目设计说明 设计任务和要求 进度安排 项目总体功能模块图 第二章 需求分析 问题基本描述 系统模块分解 系统各模块功能的基本要求 第三章 设计原理 设计原理 MAXPLUSII 介绍 第四章 系统功能模块设计 计数模块 计数模块流程图 输入输出引脚及其功能说明 程序代码实现 数据选择模块 数据选择模块流程图 输入输出引脚及其功能说明 程序代码实现 七段译码显示模块 七段译码显示模块流程图 输入输出引脚及其功能说明 程序代码实现 第五章调试并分析结果 输入说明 预计输出 测试结果记录 测试结果分析 第六章 结论 心得体会 参考文献 第一章 设计任务 项目名称：设计数字显示电路 本项目的主要容是设计并实现 8 位数码管轮流显示 8 个数字。该电路将所学的数字电路与系统大部分知识和 VHDL 语言结合。 项目设计说明 设计任务和要求 A、用 CPLD 设计一个八位数码管显示电路； B、8 位数码管轮流显示 8 个数字，选择合适的时钟脉冲频率实现 8 个数码管同时被点亮的视觉效果。 进度安排 第一周至第二周每周二 2 课时，共 10 课时。具体安排为：第一周至第三周 6 课时自行设计、第四周实验结果验收、第五周交报告并进行答辩。 项目总体功能模块图 第二章 需求分析 问题基本描述 基本系统流程图如下 系统模块分解 动态扫描显示电路的主要组成为：计数器、显示译码器、 32 选 4 数据选择器、扫描电路组成。 系统各模块功能的基本要求 1、计数器： CN8 模块输入信号是时钟脉 clk ，每遇到一个时钟脉冲 clk 上 升沿时，部累 加器便加一，再把累加器所得结果与 2 进制数的形式输出。要显示8 位数字，所以用 3 位 2 进制数作为输出。输出信号为 cout[0..2] 。 2、八选一数据选择模块： 模块输入信号一个是数据选择器的地址码 SEL[2..0], 另一部分是数据信息 A[3..0]~F[3..0]. 地址码是 SEL[2..0] 来自时钟脉冲计数器 CN6 ， 由地址码 SEL[2..0] 决定输出哪个输入数据。输出信号是 q[3..0] ； 3、扫描显示译码器：完成对 7 字段数码管显示的控制。 第三章 设计原理 设计原理 采用动态扫描的方式实现设计要求。 动态扫描显示需要由两组信号来控制： 一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出 口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并 联，段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管的位选线都处于选通状态的话， 6 位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。 虽然这些字符是在不同时刻出现的， 而且同一时刻， 只有一位显示， 其它各位熄灭，但由于数码管具有余辉特性和人眼有视觉暂留现象，只要每位数码管显示间隔 足够短，给人眼的视觉印象就会是连续稳定地显示。 总之，多个数码管动态扫描显示， 是将所有数码管的相同段并联在一起， 通过选通信号分时控制各个数码管的公共端，循环一次点亮多个数码管，并利用人眼的视 觉暂留现象，只要扫描的频率较大，将看不到闪烁现象。将会看到 6 个数码管持续稳定点亮的现象。 MAXPLUSII 介绍