原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
.
课程设计报告
设计题目：基于 FPGA的数字钟设计
班级：电子信息工程 1301
学号：
姓名：王一丁
指导教师：李世平
设计时间： 2016 年 1 月
.
.
摘要
EDA （Electronic Design Automation ）电子设计自动化，是以大
规模可编程器件为设计载体， 以硬件描述语言为系统逻辑描述的主要
表达方式， 通过相关的软件， 自动完成软件方式设计得电子系统到硬
件系统，最终形成集成电子系统或专用集成芯片。 本次课程设计利用
Quartus II 为设计软件， VHDL为硬件描述语言，结合所学知识设计
一个多功能时钟，具有显示年、月、日、时、分、秒显示，计时，整
点报时，设定时间等功能。利用硬件描述语言 VHDL对设计系统的各
个子模块进行逻辑描述， 采用模块化的思想完成顶层模块的设计， 通
过软件编译、逻辑化简、逻辑综合优化、逻辑仿真、最终完成本次课
程设计的任务。
关键词： EDA VHDL语言 数字钟
.
.
目 录
摘要
1 课程设计目的
2 课程设计内容及要求
2.1 设计任务
2.2 设计要求
3 VHDL程序设计
3.1 方案论证
3.2 系统结构框图
3.3 设计思路与方法
3.3.1 状态控制模块
3.3.2 时分秒模块
3.3.3 年月日模块
3.3.4 显示模块
3.3.5 脉冲产生模块
3.3.6 扬声器与闹钟模块
3.4 RTL 整体电路
4 系统仿真与分析
5 课程设计总结，包括 . 收获、体会和建议
6 参考文献
.
.
1 课程设计目的
(1) 通过设计数字钟熟练掌握 EDA软件 (QUARTUS II) 的使用方法，
熟练进行设计、编译，为以后实际工程问题打下设计基础。
(2) 熟悉 VHDL硬件描述语言，提升分析、寻找和排除电子设计中
常见故障的能力。
(3) 通过课程设计，锻炼书写有理论根据的、实事求是的、文理通
顺的课程设计报告。
2 课程设计内容及要求
2.1 设计任务
(1)6 个数字显示器显示时分秒， setpin 按键产生一个脉冲，显示
切换为年月日。
(2) 第二个脉冲可预置年份， 第三个脉冲可以预置月份， 依次第四、
五、六、七个脉冲到来时分别可以预置时期、时、分、秒，第八个脉
冲到来后预置结束正常从左显示时分秒。
(3)up 为高时， upcl
文档评论（0）