数字频率计实验报告2011年.docx

PAGE 1 PAGE 1 ( 此文档为 word 格式，下载后您可任意编辑修改！ ) 2011 年电子技术实验 实验报告 频率计 一、概述 数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。 本实验中，我们使用 VHDL 开发 FPGA 的一般流程，采用频率计开发的基 本原理和相应的测量方案， 在 FPGA 实验开发板进行数字频率计的设计和实现。数字频率计是数字电路中的一个典型应用，随着复杂可编程逻辑器件 （ CPLD ）的广泛应用，以 EDA 工具作为开发手段，运用 VHDL 语言，将使整个系统大大简化，提高整体的性能和可靠性。本次的频率计设计主要是顶层设 计，通过各个模块综合使用，学习常用的数字系统设计方法。采用 VDHL 编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部 在一片 FPGA 芯片上实现，整个系统非常精简， 而且具有灵活的现场可更改性。 在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。 本实验，我采用硬件描述语言 VHDL ，在软件开发平台 ISE 上完成，该设计的频率计能准确的测量频率在 10Hz 到 100MHz 之间的信号。使用 ModelSim 仿真软件对 VHDL 程序做了仿真，并完成了综合布局布线，最终下载到 FPGA 上。 VHDL 主要用于描述数字系统的结构、行为、功能和接口。除了含有许多 具有硬件特征的语句外， VHDL 的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部 分，即端口）和内部（又称为不可视部分） ，即设计实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的 设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。应用 VHDL 进行工程设计的优点是多方面的，具体如下： 1、与其它的硬件描述语言相比， VHDL 具有更强的行为描述能力，从而决 定了它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具 体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。就目前 流行的 EDA 工 具和 VHDL 综合器而言，将基于抽象的行为描述风格的 VHDL 程序综合成为具体的 FPGA 和 CPLD 等目标器件的网表文件已不成问题，只是在综合与优化效率上略有差异。 2、VHDL 最初是作为一种仿真标准格式出现的，因此 VHDL 既是一种硬件电路描述和设计语言，也是一种标准的网表格式，还是一种仿真语言。其丰 富的仿真语句和库函数，使得在任何大系统的设计早期（即尚未完成） ，就能用于查验设计系统的功能可行性，随时可对设计进行仿真模拟。即在远离门级的 高层次上进行模拟，使设计者对整个工程设计的结构和功能的可行性做出决策。 3、VHDL 语句的行为描述能力和程序结构决定了它具有支持大规模设计的分解和已有设计的再利用功能，符合市场所需求的，大规模系统高效、高速的 完成必须由多人甚至多个开发组共同并行工作才能实现的特点。 VHDL 中设计实体的概念、程序包的概念、设计库的概念为设计的分解和并行工作提供了有 力的支持。 4、对于用 VHDL 完成的一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动地把 VHDL 描述设计转变成为门级网表。这种方式突破了门 级电路设计的瓶颈，极大地减少了电路设计的时间和可能发生的错误，降低了 开发成本。应用 EDA 工具的逻辑优化功能，可以自动地把一个综合后的设计变成一个更高效、更高速的电路系统。反过来，设计者还可以容易地从综合和优 化后的电路获得设计信息，返回去更新修改 VHDL 设计描述，使之更为完善。 5、VHDL 对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也 不必管最终设计实现的目标器件是什么，而进行独立的设计。正因为 VHDL 硬件描述与具体的工艺技术和硬件结构无关， VHDL 设计程序的硬件实现目标器件有广阔的选择范围， 其中包括各系列的 CPLD 、FPGA 及各种门阵列实现目标。 6、由于 VHDL 具有类属描述语句和子程序调用等功能， 对于已完成的设计， 在不改变源程序的条件下，只需要改变端口类属参量或函数，就能轻易地改变 设计的规模和结构。 现场可编程门阵列（ FPGA ）器件是八十年代中期出现的新产品，它的应用 大大地方便了 IC 的设计， 因而