组合逻辑电路实验报告.docxVIP

组合逻辑电路实验报告 信息学院 2012级电子信息工程 李林壕  实验目的 掌握组合逻辑电路的功能测试。 验证半加器与全加器的逻辑功能。 学习二进制数的运算规律。 实验仪器及材料 数字万用表 器件： 74LS00 二输入端四“与非”门 3片 74LS54 3-2-2-3输入“与或非”门 1片 74LS86 二输入端四“异或”门 1片 预习要求 预习组合逻辑电路的分析方法。 预习用“与非”门和“异或”门构成的半加器、全加器的工作原理。 预习二进制数的运算。 实验内容 1组合逻辑电路功能的测试 图2.1 用2片74LS00组成图2.1所示逻辑电路。为便于 接线和检查，在图中应注明芯片编号及各引脚对应的引脚编号。 图中A、B、C接电平开关，Y1、Y2接电平显示发光 二极管。 按表2.1要求，改变A、B、C的状态填表并写出 Y1、Y2逻辑表达式。 将运算结果与实验比较。 仿真结果 Y1 Y2 测试半加器的逻辑功能 根据半加器的逻辑表达式可知，半加器相加的和Y是A、 B的异或，而进位Z是A、B相与。故半加器可用一个集成“异或”门和二个“与非”门组成，如图2.2所示。 （1）、在试验箱上用“异或”门和“与非”门接成以电 路。A、B接电平开关，Y、Z接电平显示发