数字集成电路设计第2章制造工艺.pptx

第二章 制造工艺;;版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。 ; 掩模版的作用;设计规则;厂家提供设计规则;2.2 CMOS集成电路的制造;单阱工艺;双阱CMOS工艺的截面图;在CMOS工艺中,它要求把一个N管或P管都建立在 同一硅材料上,因此有时我们会在衬底上建立一个 称为阱的特殊区域,在这个区域中半导体材料的类 型与沟道的类型相反。;2.2.1 硅圆片;2.2.2 光刻;一个光刻过程;１、第一步：氧化，将圆片暴露在约１０００摄氏度的高纯度氧和氢的混合气体中??? 　　　　　　从而使圆片的整个表面淀积上一层很薄的SiO2。氧化层既可用做绝缘层 　　　　　　也可形成晶体管的栅。;第五步：酸刻蚀，去掉圆片上未被光刻胶覆盖部分的材料。如二氧化硅;;集成电路最小特征尺寸的不断缩小已成为半导体制造设备开发者的沉重负担。因为要转移的特征尺寸超出光源的波长范围使达到所需要的分辨率和精度变得越来越困难。 当线宽小到和光源波长可以比拟时，便会产生衍射现象，这时根本就无法暴光。;2.2.3一些重复进行的工艺步骤;离子注入：它的掺杂剂是以离子的形式进入材料。 它会引导离子扫过半导体表面，离子的加速度决定了它们穿透材料的深度，离子流的大小和注入时间决定了剂量。因此离子法可以独立控制注入深度和剂量。 副作用：破坏晶格。即高能量注入过程中原子核碰撞，造成衬底原子移位，使材料出现缺陷，可采用退火工序解决。 ;淀积：即在圆片上反复淀积材料层。例如可化学气相淀积（CVD）产生多晶，采用溅射工艺形成铝互连层。;2.2.4简化的CMOS工艺流程;（a)基础材料：P+衬底及P外延层;(c)采用有源区掩膜互补区进行等离子 刻蚀绝缘沟槽后;(e) N阱和VTP调整的离子注入;(g)多晶硅淀积与刻蚀后;SiO2绝缘层淀积及接触孔 刻蚀后;(j) 第一层铝淀积及图形形成后;(i~k)淀积绝缘材料（多为SiO2),刻蚀接触孔或通孔，淀积金属（多为铝和铜，但在 较低的互连层中也常使用钨），以及形成金属层图形。 在这中间的平面化步骤采用化学机械抛光以保证即便存在多个互连层时表面 仍保持适度的平整。 ;;二、设计规则——设计者和工艺工程师之间的桥梁;层内限制规则 第一组规则定义了在每一层中图形的最小尺寸，以及在同一层中图形间的 最小间距。;;;;接触孔和通孔的说明;;宽度规则示例;错误间距示例;错误交叠规则示例;错误交叠规则示例;;;;;;;2.3 设计规则—设计者和工艺工程师之间的桥梁;版图几何设计规则;版图几何设计规则;衬底或阱，它们有P型（对NMOS器件）和n型（对PMOS管）。 扩散区（n+ 和p+），它们定义了可以形成晶体管的区域，这些区域通常称为有源区。 一个或多个多晶硅层，用以形成晶体管的栅电极（同时也可用做互连层）。 多个金属互连层。 接触孔和通孔，提供层与层之间的连接。;;版图几何设计规则;;;版图几何设计规则; 版图几何设计规则; 版图几何设计规则;版图几何设计规则;版图几何设计规则;版图几何设计规则;版图几何设计规则;版图几何设计规则; 版图几何设计规则; 版图几何设计规则;反相器实例;层内限制规则:它定义了每一层中图形的最小尺寸,以及在同一层中图形间的最小间距. 层间限制规则:它考虑的是层与层之间的连接关系.;版图验证 ;版图验证;版图验证;版图验证;版图验证;版图参数提取（LPE）;版图验证;2.5工艺技术的发展趋势;绝缘体上硅:SOI晶体管是在一层非常薄的硅层上形成的,而这一硅层淀积在一层厚的二氧化硅绝缘层上.优点是减少了寄生效应以及具有较好的晶体管导通-截止特性. ;9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。7月-217月-21Tuesday, July 27, 2021 10、人的志向通常和他们的能力成正比例。20:04:5920:04:5920:047/27/2021 8:04:59 PM 11、夫学须志也，才须学也，非学无以广才，非志无以成学。7月-2120:04:5920:04Jul-2127-Jul-21 12、越是无能的人，越喜欢挑剔别人的错儿。20:04:5920:04:5920:04Tuesday, July 27, 2021 13、志不立，天下无可成之事。7月-217月-2120:04:5920:04:59July 27, 2021 14、Thank you very much for taking me with you on that splendid outing to London. It w