山东大学信息学院EDA技术及应用报告.pdfVIP

、 EDA技术及应用 实验报告 姓名： 学号： 实验 选 数据选择器的设计 1 4 1 一、 实验目的 1． 学习EDA软件的基本操作。 2． 学习使用原理图进行设计输入。 3． 初步掌握器件的设计输入、编译、仿真和编程的过程。 4． 学习实验开发系统的使用。 二、 实验说明 4 1 本实验通过使用基本门电路完成 选 数据选择器的设计，初步 掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的基本 过程。实验结果可以通过实验开发系统验证，在实验开发系统上选择 高、低电平开关作为输入，选择发光二极管显示输出电平值。 三、 实验要求 1 4 1 ． 完成 选 数据选择器的原理图输入并进行编译 2． 对设计的电路进行仿真 3． 编程下载并在实验开发系统上验证设计结果。 四、实验结果 YS(AB AB AB AB) 原理图 引脚分配（部分截图使用自己电脑上的软件） 仿真波形 实验 四位比较器 2 一、 实验目的 1. 设计四位二进制比较器，并在实验开发系统上验证。 2. 学习层次化设计方法。 二、 实验说明 本实验实现两个4位二进制比较器，输入为两个二进制码，输出为M （A=B）,G(AB)和L （AB）。用高低电平开关作为输入，发光二极管作为 输出，具体管脚安排可以根据实验系统的实际情况自行定义。 三、 实验要求 1.用硬件描述语言编写4位二进制码比较器的源文件。 2.对设计进行仿真验证。 3.编程下载并在实验开发系统上进行硬件验证。 四、实验结果 程序 library ieee; use ieee.std_logic_1164.all; entity comp4 is port (A: in std_logic_vector(3 downto 0); B: in std_logic_vector (3 downto 0); M,G,L:out std_logic); end comp4; architecture behave of comp4 is begin p1:process(A,B) begin if (A=B)thenM=1;G=0;L=0; elsif (AB)thenM=0;G=1;L=0; elsif (AB)thenM=0;G=0;L=1; end if; end process p1; end behave; 仿真波形 引脚分配 生成元件 实验 并行加法器设计 3 一、 实验目的 1.设计一个4位加法器。 2.体会用VHDL进行逻辑描述的优点。 3,熟悉层次化设计方法。 二、 实验说明 本试验实现一个4位二进制数加法器，其功能框图如图所示。试验时用高低 电平开关作为输入，用数码管作为输出（或用发光二极管），管脚锁定可根据试 验系统自行安排。 a3 a2 s3 a1 s2 a0