基准数字时钟电路设计.docxVIP

湖南文理学院课程设计报告 评阅意见： 评阅教师 日期 基准数字时钟电路设计 设计任务和基本要求 1.1设计任务 用中小规模集成电路设计一台能显示时、分、秒的数字时钟。 1.2基本要求 时钟功能：6位数字（时、分、秒）显示。 校时功能：能快速校准“时” 、“分”、“秒”的功能。可以分别对时及分进行单 独校时，使其校正到标准时间。 整时报时功能：设计要求具有整时报时功能，当时间到达整点前 10 秒进行蜂鸣报 时，要求报时声为 4底 1高。 画出电路原理图。 进行电路的仿真与调试。 工作原理 设计要点 设计一个精确的秒脉冲信号产生电路。 设计 60 进制、 24进制的计数器。 设计操作方便的校时电路。 设计整点报时电路。 工作原理 数字电子钟由信号发生器、 “时、分、秒”计数器、译码器及显示器、校时电路、整 点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度， 一般用 555 构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器” ，该计数 器采用 60进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器” 的时钟脉冲。“分计数器”也采用 60进制计数器，每累计 60 分，发出一个“时脉冲”信 号，该信号将被送到“时计数器” 。“时计数器”采用 24 进制计数器，可以实现一天 24h 的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过 六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号， 然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。 其数字电子钟系统框图如下： 图1数字电子钟系统框图 2.2.1振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具 有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了 机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种 循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频 率即为晶体振荡器的固有频率。 一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要 求不高也可以采用由集成电路定时器 555与RC组成的多谐振荡器。 222分频器 由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电 路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。一是产生标准秒脉 冲信号，一是提供功能扩电路所需要的信号。 2.2.3计数器 根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器, 把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。 2.2.4译码和数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。可被人们的 视觉器官所接受。显示器件选用 LED七段数码管。在译码显示电路输出信号的驱动 下，显示出清晰直观的数字符号。 225校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电 路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间 功能的电路。 2.2.6报时电路 当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到 59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持 续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。 电路设计 3.1秒、分、时计数器电路设计 3.3.1秒计数器的设计及安装 秒信号发生器是数字电子钟的核心部分， 它的精度和稳定度决定了时信号发生器和 分信号发生器的精度。通常用晶体振荡器产生的脉冲，经过整行、分频获得 1Hz的秒 脉冲。常用的典型电路入图所示： CKB CKA CKB CKA ROL NC 民口己 QA hJC QD 匚匚Gbin R9L QB RS 2 QC 毘盟NP誰 常用的典型电路入图所示: 图2秒信号发生电路图秒计数器为60进制计数器，实现此模数的计数器是由两片中规模集成计数器 74LS90构成。首先将两片74LS90设置成10进制加法计数器。将两片的 74LS90的置 数端si和s0都接地，将“ CP1 接到Q0端，以Q3为位进位端，则构成了 10进制 加法计数器。再将其中一片（以下都称片 1）74LS90计数器的进位输出端Q3接到另一 片（以下都称片2）74LS90的进位输入端CPQ如此，两片计数器最大的即可实现100 进制的计数器。接下来，利用 74LS90的“反馈置零”的方法实现 60进制。74LS90属 于一步置数，所以计数器输出“ 2Q32Q22Q12Q01Q31Q21Q11Q0=01、GD000时,通过置 数脉冲使计数器清零,也就是此时