《半导体技术导论》见面课答案.docxVIP

《半导体技术导论》见面课答案.docx

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Word文档下载后(可任意编辑) 第 PAGE 1 第 PAGE 1 页 共 NUMPAGES 1 页 智慧树知到《半导体技术导论》见面课答案 智慧树知到《半导体技术导论》见面课答案 见面课:半导体器件制程工艺 1、问题:MBE只能用于III-V族化合物的生长。 选项: A:对 B:错 答案: 【错】 2、问题:提高光刻最小线宽可以通过提升介质的介电常数实现。 选项: A:对 B:错 答案: 【对】 3、问题:在CMOS工艺中,最为昂贵的步骤是: 〔 〕 选项: A:腐蚀 B:离子注入 C:光刻 D:CVD 答案: 【光刻】 4、问题:光刻技术中的反刻工艺,通常应用于〔 〕的状况。 选项: A:对光刻精度较高 B:光刻图案密度较高 C:光刻的材料易于腐蚀 D:光刻的材料难以腐蚀 答案: 【光刻的材料难以腐蚀】 见面课:半导体器件及材料表征技术 1、问题:通常利用TEM观测的辨别率高于SEM。 选项: A:对 B:错 答案: 【对】 2、问题:TEM观测与SEM相同,对样品厚度没有要求。 选项: A:对 B:错 答案: 【错】 3、问题:AFM通常用来观测样品外表形貌。 选项: A:对 B:错 答案: 【对】 4、问题:XPS只能检测元素种类,无法标定元素含量。 选项: A:对 B:错 答案: 【错】 见面课:半导体器件基本结构 1、问题:异质结是由至少两种不同禁带宽度的半导体互相接触而形成的 选项: A:对 B:错 答案: 【对】 2、问题:光电探测器的灵敏度主要取决于其禁带宽度大小 选项: A:对 B:错 答案: 【错】 3、问题:MOS管是一种电流型半导体器件,BJT是一种电压型半导体器件 选项: A:对 B:错 答案: 【错】 4、问题:所谓n沟道MOS管指的是它的基底是n型半导体 选项: A:对 B:错 答案: 【错】 5、问题:平衡态下在pn结中p区和n区的费米能级是相等的 选项: A:对 B:错 答案: 【对】 6、问题:一般说的14nm工艺线指的是MOSFET中的__到达了14nm量级 选项: A:栅极长度 B:漏极宽度 C:栅极宽度 D:以上都不是 答案: 【栅极宽度】 7、问题:当一个NPN型BJT工作在电流放大模式下时,其_的pn结上的电压方向是反向偏置的 选项: A:集电极到发射极 B:集电极到基极 C:基极到发射极 D:以上都不是 答案: 【集电极到基极】 8、问题:MOSFET开关的基本工作原理是通过_极电压来掌握 _ 极和 __极之间的导电沟道的通断 选项: A:栅、源、漏 B:漏、源、栅 C:源、漏、栅 D:以上都不是 答案: 【栅、源、漏】 9、问题:金属和n型半导体接触,假如fmfs,会形成 肖特基 接触;其中 接触具有整流效应。 选项: A:肖特基、欧姆、欧姆 B:欧姆、肖特基、肖特基 C:欧姆、肖特基、欧姆 D:肖特基、欧姆、肖特基 答案: 【欧姆、肖特基、肖特基】 见面课:半导体物理基本概念 1、问题:AlAs的禁带宽度比GaAs大,晶格常数也更大。保存 选项: A:对 B:错 答案: 【错】 2、问题:半导体中的价带空穴电流其实就是导带电子电流的一种等价说法 选项: A:对 B:错 答案: 【错】 3、问题:PMOS的基底是p型半导体,所以叫PMOS。 选项: A:对 B:错 答案: 【错】 4、问题:半导体镀膜通常在真空中进行是为了削减杂质沉积的干扰。 选项: A:对 B:错 答案: 【对】 5、问题:硅中常见的B掺杂和As掺杂都是深能级掺杂。 选项: A:对 B:错 答案: 【错】 6、问题:GaAs晶体是_结构 选项: A:金刚石 B:闪锌矿 C:体心 D:面心 答案: 【闪锌矿】 7、问题:有A和B两种单质晶体,我们知道A的晶格常数是5,带隙是1.2eV,B的晶格常数是4,其带隙有可能是_____eV 选项: A:1.4 B:1.0 C:1.2 D:以上都不行能 答案: 【1.4】 8、问题:如下列图所示的能带结构,代表的是___半导体________ EC―――――――― EF ________ EV 选项: A:n型 B:p型 C:本征 D:以上都不是 答案: 【n型】

文档评论(0)

130****5554 + 关注
官方认证
文档贡献者

文档下载后有问题随时联系!~售后无忧

认证主体文安县爱萱美发店(个体工商户)
IP属地北京
统一社会信用代码/组织机构代码
92131026MAE3GFT91F

1亿VIP精品文档

相关文档