数字电子技术教学课件5-5时序逻辑电路的设计方法.pptVIP

5.5 时序逻辑电路的设计方法 5.5.1 同步时序逻辑电路的设计方法 5.5.2 同步时序逻辑电路设计举例 5.5 时序逻辑电路的设计方法 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 5.5.1 同步时序逻辑电路的设计方法 同步时序电路的设计过程 (1)逻辑抽象 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 ①分析给定逻辑问题，确定输入输出变量数目及符号。 ②找出所有可能的状态以及状态转换之间的关系，并将状态 顺序编号。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型，确定方程组 (5)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， （M:状态数;n:触发器的个数） 2n-1M≤2n 例1: 设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。 a —— 初始状态; b—— X输入1后; c —— X输入11后; d —— X输入110后。 2.）定义输入 输出逻辑状态和每个电路状态的含义； 1.