什么是上拉电阻和下拉电阻电子元器件.docxVIP

什么是上拉电阻和下拉电阻电子元器件.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE PAGE 1 什么是上拉电阻和下拉电阻 - 电子元器件 所谓上,就是指高电平;所谓下,是指低电平。上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等。下拉,就是通过一个电阻将信号接地,一般用于爱护信号。 这是依据电路需要设计的,主要目的是为了防止干扰,增加电路的稳定性。 假如没有上拉,时钟和数据信号简洁出错,到底,CPU的功率有限,带很多BUS线的时候,供应高电平信号有些吃力。 而一旦这些信号被负载或者干扰拉下到某个电压下,CPU无法正确地接收信息和发出指令,只能不断地复位重启。 假如没有下拉,爱护电路极易受到外界干扰,使CPU误以为被爱护对象出问题而实行爱护动作,导致误爱护。 上拉下拉,要依据电路要求来设置。 上拉电阻一般是一端接电源,一端接芯片管脚的电路中的电阻,下拉电阻一般是指一端接芯片管脚一端接地的电阻。 如下图的两个Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中,上部的一个Bias Resaitor 电阻由于是接地,因而叫做下拉电阻,意思是将电路节点A的电平向低方向(地)拉;同样,图中,下部的一个Bias Resaitor 电阻由于是电源(正),因而叫做上拉电阻,意思是将电路节点A的电平向高方向(电源正)拉。当然,很多电路中上拉下拉电阻中间的那个12k电阻是没有的或者看不到的。我找来这个图是RS-485/RS-422总线上的,可以一下子生疏上拉下拉的意思。但很多电路只有一个上拉或下拉电阻,而且实际中,还是上拉电阻的为多。 上拉下拉电阻的主要作用是在电路驱动器关闭时给线路(节点)以一个固定的电平。 1 在RS-485总线中,它们的主要作用就是在线路全部驱动器都释放总线时让全部节点的A-B端电压在200mV或200mV以上(不考虑极性)。不然,假如接收器输入端A和B间的电平低于±200mV(确定值小于200mV),接收器输出的规律电平将被当作所传输数据的末位而被接收起来,这样明显是极简洁产生通讯错误的。 2 最简洁见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上,它和一个三极管的C极或MOS管的D极有一个电阻接到电源+上是一样道理的。它的作用就是:当管子(晶体管或MOS管)输入关断电平常,C极或D极有一个高电平(空载时约等于电源电压);当管子(晶体管或MOS管)输入导通电平常,C极或D极将与电源地(-)接通,因而有一个低电平。抱负的应为0V,但由于管子有导通电阻,因而有肯定的电压,不同的管子可能不一样,相同的管子也可能因参数差异而小有差别,即便是真正的金属接触的电源开关,也是有接触电阻/导通压降(虽然不同电流下压降不同)的;仅仅就导通而言,对于不同系列的集成电路来说,由于应用对象不同,导通后的输出电压有不同的规定,典型是TTL电平和CMOS电平的不同。这方面超过了本问题的内容,将日志里另外处理。 3 建议:自己试验或用仿真软件看看。

文档评论(0)

小文文小库库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档