1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

关于时序逻辑电路设计与仿真的实验.pdfVIP

  • 20
  • 0
  • 约3.66千字
  • 约 4页
  • 2021-10-08 发布于天津
  • 举报

关于时序逻辑电路设计与仿真的实验.pdf

    中北大学信息与通信工程学院实验报告课程名称基于的开发与应用实验项目名称实验时序逻辑电路设计与仿真学生姓名彭营专业班级学号实验成绩指导老师签名日期一实验目的学习使用软件掌握语言设计基本单元及其构成掌握语言设计基本的时序逻辑电路及仿真的方法学会编译调试仿真分析所设计的时序逻辑电路二实验内容设计带使能的递增计数器在步骤的基础上设计一带使能的同步异步复位的递增递减计数器在步骤的基础上设计同步异步清零的同步异步复位的递增递减计数器三函数的功能说明及算法思路请编写带使能的递增计数器的代码在步骤的基础上请编写

    中北大学 信息与通信工程 学院实验报告 课程名称 基于 VHDL 的 CPLD/FPGA开发与应用 实验项目名称 实验 4 时序逻辑电路设计与仿真 学生姓名 彭营 专业班级 学号 0805064112 实验成绩 指导老师（签名 ）

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >