1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 实验设计

数字电路实验 计数器的设计.docVIP

  • 31
  • 0
  • 约4.08千字
  • 约 19页
  • 2021-10-19 发布于未知
  • 举报

数字电路实验 计数器的设计.doc

    PAGE PAGE 2 数字电路与逻辑设计实验报告 实验七 计数器的设计 姓名：黄文轩 学号班级：光电一班 实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73， 74LS00, 74LS08, 74LS20 实验预习 1. 复习时序逻辑电路设计方法 根据设计要求获得真值表 画出卡诺图或使用其他方式确定状态转换的规律 求出各触发器的驱动方程 根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >