第10章-igbt的设计及仿真验证学习资料.ppt

* */43 器件表面横向掺杂（含N型和P型杂质(zázhì)）浓度的分布图 浙大微电子 第十九页，共43页。 * */43 在特定测试条件下器件正向阻断电压(diànyā)仿真图 浙大微电子 第二十页，共43页。 * */43 器件电力线的分布图 (A)正面(zhèngmiàn)电力线分布;(B)背面电力线分布 浙大微电子 第二十一页，共43页。 * */43 器件正面(zhèngmiàn)电场分布图 浙大微电子 第二十二页，共43页。 * */43 本章(běn zhānɡ)内容 一、IGBT结构简介 二、IGBT元胞结构设计 三、高压(gāoyā)终端结构的设计 四、IGBT工艺流程设计 浙大微电子 第二十三页，共43页。 * */43 （1）高压终端结构(jiégòu)介绍 IGBT器件各个元胞之间是并联结构，电位基本相同，且各相邻P阱区对JFET区有电场屏蔽作用，加之表面的多晶硅栅的等效场板作用，使得IGBT内部元胞具有非常理想的击穿(jī chuān)特性。 但在边界元胞处情况却不相同，边界元胞与衬底N-外延层之间存在着高压，又由于PN结的曲率半径问题，使得边界元胞的外侧存在着强电场，因此需要做终端处理。 高压结终端技术有许多种，其中使用最多的是场限制环（俗称分压环）技术和场板技术 。 浙大微电子 第二十四页，共43页。 * */43 场限环结构(jiégòu)示意图 场限环与主结以及其它电极并没有电接触，因此又称为浮空场限环。 浮空环能抑制最外侧主结边缘曲率效应引起的电场集中，将高压以分压的方式逐渐环降低，从而维持(wéichí)整个IGBT器件的击穿电压在较高水平。 浙大微电子 第二十五页，共43页。 * */43 当主结加反向(fǎn xiànɡ)电压时，主结与环结的电场与电位分布可用半导体表面的二维泊松方程求解： 求解以上方程得到(dé dào)的环分压比及环间距： 环分压比： 环间距(jiān jù)： 浙大微电子 第二十六页，共43页。 * */43 称为第i环的归一化电压； 称为归一化环间距（dRi为环间距）； 称为归一化结深； ri为P+环结深；（ri+dRi）为光刻掩模版上的环间距(假设横向(hénɡ xiànɡ)扩散系数为0.5)； α取值0.75；ηi为耦合因子，取0.7；BVPP为理想平面结构的击穿电压，WPP为击穿时的势垒宽度，分别可由以下两式求得： 对于多个环，环数可按下式选取： 浙大微电子 第二十七页，共43页。 * */43 采用场限制环结构，是否能达到理想的击穿电压取决于环结深、环间距和环数的选取； 结深浅(shēnqiǎn)，则环数应增加； 从以上推导还可以知道，场限环的间距为不等距设计，从主结往外，场限制环间距会依次递增； 从最里面的第一个环到最外面最后一个环，总的距离意味着终端结构占用的硅片面积； 从产品角度看，是经济成本问题； 合理的设计，对耐压相同的器件而言，所需终端结构的硅代价是越少越好。 浙大微电子 第二十八页，共43页。 * */43 场板结构示意图 场板结构是在平面结的氧化层上方放置(fàngzhì)金属条或多晶硅条，并延伸到PN结外，以改变表面电势来改变结边缘曲率引起的电场集中，抑制表面低击穿。 耗尽层形状对表面电势分布非常敏感，如果加负偏置电压到场板，它将把电子推离表面，导致耗尽层扩展，从而提高击穿电压 。 浙大微电子 第二十九页，共43页。 * */43 一个实际的功率器件加一个独立偏置电压来控制场板是不可能的。 实际上为了获得最佳效果，往往(wǎngwǎng)考虑采用场限制环和场板的混合结构，在浮空场限制环上叠加浮空场板。 该技术可使击穿电压对环间距、氧化层厚度及表面电荷的敏感程度大大降低，减少工艺波动对器件性能的影响。 浙大微电子 第三十页，共43页。 * */43 （2）高压终端结构(jiégòu)的仿真 为了获得高的耐压，需要多个场限环来分担高电压； 虽然通过理论计算可以获得理想的场限环结构，但由于实际工艺中不可避免的存在各种偏差，如光刻套偏，侧向腐蚀等； 为了保证足够(zúgòu)的耐压，在理论计算的基础上多加1-2个环； 采用18个环的结构（用MEDICI直接构造） 环n 1 2 3 4 5 6 7 8 9 间距(um) 8 8 8 8 9 9.5 10 10 11 环n 10 11 12 13 14 15 16 17 18 间距(um) 12 13 13 浙大微电子 第三十一页，共43页。 * */43 18个场限环结构(jiégòu