太原理工大学eda课程设计数字秒表.docxVIP

课程设计 课程名称： EDA技术与FPGA应用设计 课设题目： 秒表 实验地点： 信息学院楼CPLD实验室 专业班级： 学 号： 学生姓名： 指导教师： 张文爱 2016 年 5 月 24 日 一、设计要求 1、设计一个计时范围为0.01s-60min的数字秒表。 2、计时器有6位显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分。 3、设置一个启动信号和一个归零信号，以便秒表能随意停止及启动。 4、计时到60分钟后，蜂鸣器响10声（实验中用led灯闪烁代替）。 二、设计原理 由频率信号输出端输出频率为100HZ的时钟信号，输入到0.0秒模块的时钟端clk，0.01秒模块为10进制的计数器，产生的进位信号count输入到下一级秒模块的时钟端，以此类推，直到分模块计数到59进60时，产生的进位信号不输出，计数清零。将0.01秒、秒、分产生的计数通过置数/位选再通过显示模块实时显示。 根据秒表的计时要求，秒表结