锁存器和触发器教学课件PPT.ppt

* * * * * * * * * * * * 集成 边沿 D触 发器 （三）T触发器 5.4 SD RD C1 Q Q ? T (1)符号 (2)T触发器特性表 0 0 0 0 1 1 1 0 1 1 1 0 T Qn Qn+1 Qn Qn 保持功能 计数功能 Qn+1=Qn Qn+1=TQn+TQn (3)特性方程 具有计数、分频功能 T’ 触发器：当T=1时， 1.按结构 基本锁存器 触发器 总结： 电路简单；无控制端；抗干扰能力差 随时钟动作，抗干扰能力强； 逻辑门控锁存器 电路简单；抗干扰能力差 2.按逻辑功能分 JK触发器 D触发器 T触发器 §5.2 触发器逻辑功能的转换 5.4.5 (二) 方法： 1）写出目标器件的特性方程 2）写出原始器件的特性方程 3）两方程联立得出原始器件输入信号的关系式 (一)意义： （1）市售多为JK、D触发器。 （2）转换方法有普遍性。 注意：功能可转换，但触发方式不能。 1、 J-K触发器转换为D触发器 1J 1K D CP Qn+1=D=D( Qn+ Qn) =D Qn+ DQn Qn+1=J Qn+K Qn 1 令 J = D K=D 即可 (三) 转换举例： 2、 D触发器转换为J-K触发器 Qn+1=J Qn+K Qn Qn+1=D =J Qn K Qn K J C1 Q Q ? 1D 1 CP 令D=J Qn+K Qn 作业(五版)： 　　5.2.1 5.4.1 5.4.6 　　　 * * * * * * * * * * * * * * * * * * * * * * * * 5.1 锁存器和触发器 5.2 触发器的逻辑功能转换 第五章 锁存器和触发器 组合逻辑电路 1、由逻辑门、组合逻辑器件组成 2、它在某一时刻的输出状态仅由该时刻的输入信号状态决定 3、输出、输入间无反馈路径 时序逻辑电路 1、由组合电路、触发器、时序逻辑器件构成 2、它在某一时刻的输出状态不仅与该时刻的输入 信号有关,还与电路原来的输出状态有关 3、输出、输入间有反馈路径。 数字电路 **锁存器与触发器异同点 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP §5.1 锁存器和触发器 重点掌握：锁存使能； 触发方式(翻转时刻)；功能 相关概念： 1)稳定工作状态（1态：Q=1，Q=0；O态：Q=0，Q=1） 2) 初态，用Qn表示；次态，用Qn+1表示；翻转；保持 3)置位(Q置1)、复位(Q置0)；置位端、复位端 4)时钟CP，锁存使能端 5)功能描述方法：功能表、特性方程、状态转移图、 时序波形图 由逻辑门加上反馈电路构成，电路有两个互补的输出端Q和Q，其中Q的状态称为锁存器和触发器的状态。 触发器： 三种输入：CP，输入信号，Qn 两个输出： 锁存器： 三种输入:(使能信号)，输入信号，Qn 两个输出： 锁存器和触发器的分类： 锁存器 (非严格定时) 触发器 (严格定时) 主从触发器 维持－阻塞触发器 基本锁存器（无使能端） SR、D锁存器 SR、JK、D、T触发器 可控锁存器（电平使能） RD SD Q Q ? ? 1. 电路组成及工作原理 一、 锁存器 5.2.1 SD：置位端；RD：复位端 低电平有效，只能有一个有效 主要用于各种触发器置/复位 （一）基本SR锁存器 图5.2.5 输入RD=0, SD=1时 1 1 0 0 0 1 输出： a b 输入RD=1, SD=0时 0 0 1 1 1 0 输出： a b 输入RD=1, SD=1时 1 0 1 1 1 0 0 1 输出保持原状态： 若原状态： 若原状态： 0 1 1 1 0 1 1 0 输出保持原状态： a b a b 保持！ 输入RD=0, SD=0时 0 0 1 1 输出：全是1（非稳态） 注意：当RD、SD同时由0变为1时， a b 1 1 1 0 0 1 复位端 置位端