2019年FPGA笔试题汇总.docVIP

第1章FPGA基础知识 FPGA设计工程师努力的方向 SOPC高速串行I/O,低功耗，可靠性，可测试性和设计验证流程的 优化等方面。随着芯片工艺的提高， 芯片容量、集成度都在增加， F PGA 设计也朝着高速、高度集成、低功耗、高可靠性、高可测、可验证性 发展。芯片可测、可验证,正在成为复杂设计所必备的条件,尽量在 上板之前查出bug，将发现bug的时间提前，这也是一些公司花大力 气设计仿真平台的原因。另外随着单板功能的提高、成本的压力,低 功耗也逐渐进入FPGA设计者的考虑范围，完成相同的功能下，考虑 如何能够使芯片的功耗最低。高速串行 IO 的应用，也丰富了 FPGA 的应用范围，象 xilinx 的 v2pro 中的高速链路也逐渐被应用。 总之， 学无止境，当掌握一定概念、方法之后，就要开始考虑 FPGA其它方 面的问题了。 简述FPGA等可编程逻辑器件设计流程 系统设计电路构思，设计说明与设计划分，电路设计与输入（ HDL代 码、原理图），功能仿真与测试，逻辑综合，门级综合，逻辑验证与 测试（综合后仿真） ，布局布线，时序仿真，板级验证与仿真，加载 配置，在线调试。 常用开发工具（ Altera FPGA） HDL语言输入：Text Editor （HDL语言输入），还可以使用Ultra Edit原 理图输入：Schematic Editor IP Cor输入：MegaWinzad 综合工具：Synplify/Synplify Pro, Qaustus II内嵌综合工具 仿真工具： ModelSim 实现与优化工具：Quartus II集成的实现工具有 Assignment Editor （约 束编辑器）、LogicLock（逻辑锁定工具）、PowerFit Fitter （布局布线器）、 Timing Analyzer （时序分析器，STA分析工具）、Floorplan Editor （布 局规划器）、Chip Editor （底层编辑器）、Design Space Explorer（设计 空间管理器）、 Design Assistan（t 检查设计可靠性）等。 后端辅助工 具：Assembler （编程文件生成工具），Programmer （下载编程工具）， PowerGauge （功耗仿真器） 调试工具：SignalTapl（在线逻辑分析仪），SignalProb（信号探针）。系 统级设计环境： SOPC Builde，r DSP Builde，r Software Builder。 Quartus文件管理 1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog 设计文件、.vqm、.vt、VHDL设计文件、.vht）、存储器初始化文件 （.mif、.rif、.hex）、配置文件（.qsf、.tel）、工程文件（.qpf）。 2. 编译过程中生成的中间文件（ .eqn 文件和 db 目录下的所有文 件.tdf, .hdb, .xml等）3.编译结束后生成的报告文件（.rpt、.qsmg 等） 4. 根据个人使用习惯生成的界面配置文件（ .qws 等） 5. 编程文件 （ .sof、 .pof、 .ttf 等） IC设计流程 写出一份设计规范，设计规范评估，选择芯片和工具，设计， （仿真， 设计评估，综合，布局和布线，仿真和整体检验）检验，最终评估， 系统集成与测试，产品运输。 设计规则：使用自上而下的设计方法 （行为级，寄存器传输级，门电路级） ，按器件的结构来工作，做到 同步设计，防止亚稳态的出现， 避免悬浮的节点，避免总线的争抢 （多 个输出端同时驱动同一个信号） 。 设计测试（DFT强调可测试性应该是设计目标的核心，目的是排除 一个芯片的设计缺陷，捕获芯片在物理上的缺陷问题。 ASIC设计要求提供测试结构和测试系向量。 FPGA等默认生产厂商已 经进行了适当的测试。 测试的 10/10 原则：测试电路的规模不要超过 整个FPGA的10%,花费在设计和仿真测试逻辑上的时间不应超过设 计整个逻辑电路的 10%。 FPGA基本结构 可编程输入/输出单元，基本可编程逻辑单元，嵌入式块 RAM，丰富 的布线资源,底层嵌入式功能单元,内嵌专用硬核。 常用的电气标准有 LVTTL, LCCMOS,SSTL,HSTL,LVDS,LVPE 等L,PCI FPGA悬浮的总线会增加系统内的噪声，增加功率的损耗，并且具有 潜在的产生不稳定性的问题，解决方案是加上拉电阻。 对于SRAM型器件，路径是通过编程多路选择器实现； 对于反熔丝型 器件，路径通过传导线（高阻抗，有 RC延时）来实现的。这两种结 构都显著加大了路径延时。 FPGA选型时要考虑哪些方面？ 需要的逻辑资源、应用的速度要求，功耗