南京理工大学硬件生产实习.docVIP

硬件生产实习 学号： 912106840637 姓名：郑欣 学号： 912106840129 姓名：陈祥禄 一、实习目的 1.学习EDA设计，采用多级计数器级联的原理及数码管的显示原理来设计一个具有时分秒的计时时钟。 2.使用8254实现电子发生器实验 3.使用8255实现键盘扫描实验 二、实习内容 在MAX+plusⅡ环境下，用原理图或硬件描述语言来设计电子时钟的控制电路，并进行仿真及演示。 电子发声器 实验内容1： 用键盘上的数字1~8模拟琴键，发出相应的声音 实验内容2： 让扬声器循环演奏一段乐曲，按任意键结束，本实验演奏洋娃娃与跳舞的小熊。 键盘扫描： 扫描实验箱上的键盘输入，并将扫描结果送数码管显示。 三、实验原理 根据实验要求，采用自顶向下的设计方法，层次化设计概念，将此数字时钟分成若干模块，设计时首先用VHDL语言编写各个功能模块，在 Quartus II开发环境下分别进行编译、仿真，然后再用顶层文件将各功能模块连接起来。规定某一模块的功能和各模块之间的接口．然后将各模块组合起来构成系统框图。根据设数字时钟的功能可以把整体设计分为：分频模块clk、秒计时模块second、分计时模块minute、小时及时模块hour及报时模块alarm，根据总体方案对各模块分别进行设计、仿真和下载， 秒计时模块second和分计时模块minute均为60进制计数器。RESET信号用于秒清零。 四、设计说明 FPGA芯片管脚分配如下表： FPGA芯片管脚 连接器件 相关说明 Pin55 OSC晶振（10MHz） 时钟输入 Clear 清零开关 Start/stop 启停开关 Pin33 138sel0 138译码芯片三输入之一 Pin36 138sel1 138译码芯片三输入之一 Pin37 138sel2 138译码芯片三输入之一 Pin23 A 七段数码管的输入之一 Pin26 B 七段数码管的输入之一 Pin27 C 七段数码管的输入之一 Pin28 D 七段数码管的输入之一 Pin29 E 七段数码管的输入之一 Pin30 F 七段数码管的输入之一 Pin31 G 七段数码管的输入之一 Pin32 H 数码管的小数点输入 表1 钟表是我们日常生活中的必备工具，通常的时钟，都具备显示时、分、秒的功能，有些以24小时循环计数、有些则以12小时循环计数。本实验的任务就是设计这样一个数字时钟，它能以12小时循环计数。它与普通时钟的一个明显的差别是它的精度是十分之一秒，即不仅具备计算并显示时、分、秒的功能，还能显示出十分之一秒。同时它还具有系统清零、暂停系统并使系统重新工作的功能。 要有效的实现这样一个时钟，核心任务就是要设计一个数字时钟控制器，通过该控制器来控制七段数码管的显示以实现数字时钟。以下是数字时钟控制器的输入输出总体框图。 数字时钟控制器 数字时钟控制器 OSC时钟输入 138译码芯片的三个输入 Clrn（清零端） 七段数码管的八个输入 （开始/停止信号） Start/Stop （A,B,C,D,E,F,G,H） 图1 上图中，输入部分：当Clrn（清零端）输入低电平时，六个七段数码管的输出均被清零；如果系统还未开始运行，按下Start/Stop（开始/停止）按钮，则系统开始计时显示输出，若再按下该按钮，系统停止计时，显示输出不再变化。输出部分：针对138译码芯片的三个输出通过驱动138芯片来循环选择六个数码管中的一个。而针对七段数码管的八个输出则用来驱动六个数码管中的一个。其中七段数码管的显示图如下所示： A F B G E C D H 图2 以下是数字时钟控制器的总体设计框图（仅供参考）： Clrn（清零） Start/Stop 时、分、秒计时 时、分、秒计时 控制电路 门控时钟分频模块 Clkin 门控时钟 分频模块 扫描、译码模块OSC时钟 10Hz 扫描、译码模块 小时、分钟、 秒输 出 Clkin 1KHz 138