一位全减器的设计.docxVIP

EDA 技术实用教程 课题报告 课题名称：一位全减器的设计 院系： 专业：电子信息工程 组员： 设计流程 : 设计一位半减器 设计一位全减器 一、一位半减器的设计 一位半减器程序如下 ; 其中 x,y 是输入， diff 是输出差， s_out 是借位输出 , sub_in 为借位输入。 library ieee; use ieee.std_logic_1164.all; entity h_suber is port (x,y : in std_logic; diff,s_out : out std_logic ); end h_suber; architecture hdlarch of h_suber is begin process(x,y) begin diff = x xor y;s_out = (not x) and y; end process; end hdlarch; 半减器逻辑表达式 : 半减器真值表： 输入 输出 x y diff s_sout 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 半减器波形图如下： 半减器封装图： 二、一位全减器的设计 一位全减器设计结构图： sub_in 为借位输入 ,clk 是输入延迟信号用来消除仿真图中出现的毛刺现象 一位全减器逻辑表达式： 一位全减器真值表： 输入 输出 x y sub_in differ