讲义第九章设计流程.pptxVIP

集成电路导论 西安工业大学电子信息工程学院 赵 黎 Contents 5. 基本的门电路 4. 集成电路芯片制造技术 7. 微处理器 9. 设计流程和设计工具 8. 专用集成电路和可编程集成电路 本章内容 设计系统的发展 集成电路设计流程 常用设计工具 9.1 设计系统的发展 9.1 设计系统的发展 第一代：计算机辅助设计CAD 第二代：计算机辅助工程CAE 第三代：电子系统设计自动化EDA 9.2 集成电路设计流程 9.2.1 设计要求 集成电路应满足的要求： 功能正确； 电学性能优良； 芯片面积小； 可靠性高； 测试方便 设计工作的挑战： 设计的时效性； 设计的无误性； 设计的可测性； 与制造商之间的接口； 9.2.2 设计方法 层次化设计方法 补充：Xilinx FPGA一般开发流程 9.2.3 设计流程 9.2.3.1 全定制设计流程 9.2.3.2 定制和半定制电路设计流程 单元库中的信息： 单元的尺寸和形状 单元的电学参数 单元功能和参数的详细描述 电学参数与温度和电源电压的关系 区别： 不需要电路设计 版图设计只包括布局布线两大步骤 不需要单元的版图设计 9.3 常用设计工具 9.3 常用的设计工具 9.3.1 硬件描述语言HDL 芯片高层次设计阶段所采用的硬件描述语言包括： 硬件描述语言：用于描述电子实体—硬件—的一种高级计算机语言； VHDL Verilog HDL 硬件描述的形式： 行为描述：输入与输出之间的关系及其时序关系 结构描述：各个功能块、模块、单元、门以及它们之 间的连接关系 9.3.2 行为级综合 将设计的行为级描述转换成相应的结构描述 任务：在满足目标和约束条件下，找到一个代价最小的硬件结构 9.3.3 逻辑综合 任务：在一个逻辑单元库的支持下，寻找一个最佳的实现该逻辑的方案； 逻辑结构的生成 逻辑性能的优化 9.3.4 逻辑图输入 原理图编辑器：一种基于菜单式的图形编辑器，可以画出逻辑图中的各个元件并加以连接，且可把一组元件归并在一起形成一个模块，并将其定义为一个图标。 逻辑图输入是通过原理图编辑器完成的 9.3.5 逻辑模拟 逻辑模拟是通过逻辑模拟软件进行的 逻辑功能验证：验证真值表 逻辑延迟性能模拟：模拟信号之间的时序关系 三值逻辑：0、1、× 四值逻辑：模拟信号之间的时序关系0、1、×、Z 逻辑信息值 零延迟 单位延迟 信号延迟 特性延迟 连线延迟：从驱动级的输出经过连线到负载级输入端的信号延迟 9.3.6 电路模拟 电路模拟：通过电路模拟软件，在给定的电路结构和元器件参数的条件下，确定电路中各晶体管的性能指标。 SPICE3 HSPICE 电路模拟程序 PSPICE 可对电路进行非线性直流分析、非线性瞬态分析和线性交流分析 9.3.7 版图生成 版图生成是通过版图编辑器完成的 9.3.8 版图综合 布图：把所需要的模块或单元尽可能地放置在一起以获得最小的芯片面积，并使关键路径上的延迟最小 布线：根据连线关系的要求把各个模块或单元用连线连接起来 9.3.9 版图验证 设计规则检查DRC 电学规则检查ERC 版图验证 版图参数提取LPE 版图与电路图一致性检查LVS 9.4 举例 9.4 设计实例 HL:高速路路灯 FL：小路路灯 FCAR:车辆探测器 FCAR=0：小路上没有车辆等待(始终保持高速路通行) FCAR=1：小路上有车辆等待 小路放行要求：高速路一次放行时间不得短于给定的时间间隔T；小路的一次放行时间不得长于T；如果小路上车辆较少，在小于T时间内就没有车了，高速立即放行。 T: 放行时间 T’:状态维持时间 1、基本要求 2、状态的表示 HG:高速路绿灯 HY:高速路黄灯 FG:小路绿灯 FY：小路黄灯 3、行为描述与行为仿真 时钟信号CLK 探测器探测信号FCAR 复位信号RST 放行时间T1 输 入 信 号 维持时间T2 高速路绿灯控制信号HG_ON 高速路黄灯控制信号HY_ON 高速路红灯控制信号HR_ON 输 出 信 号 小路绿灯控制信号FG_ON 小路黄灯控制信号FY_ON 小路红灯控制信号FR_ON 为了进行行为仿真，需要产生电路所需求的所有激励信号； 仿真条件：一次绿灯的时间为60s、一次黄灯的时间为15s、时钟信号的周期为1s、占空比为50%、设定80s时小路上有车等候、120s时小路上没有车等候、160s时小路上又有车等候、380s时小路上没有车等候 4、逻辑综合与门级仿真 可综合的电路行为描述文件 逻辑单元的库文件 综合所需输入 电路的时序约束 5、布局布线、参数提取与后仿真 6、版图验证 布局布线：将电路