计算机组成原理PPTPPT课件.ppt

精选ppt课件2021 * * CLA指令-----执行指令阶段 CPU完成一件事： 执行累加器清零操作。 CPU做2个动作： 微操作信号发生器送一控制信号(C)给算术逻辑单元ALU。 ALU响应控制信号，将累加寄存器AC的内容全部清零，从而执行了CLA指令。0?AC。 CPU已完成指令操作 精选ppt课件2021 * * CPU完成三件事： ① 从内存中取出指令 ② 对程序计数器PC+1 ③ 对指令操作码进行译码 CPU做6个动作： ① PC?MAR ② PC+1?PC ③ MAR?ABUS ④ M(MAR)?MDR ⑤ MDR?IR ⑥ OP(IR)?ID CPU已知道什么操作 加法指令-----取指令阶段 精选ppt课件2021 * * 加法指令-----计算操作数地址阶段 CPU完成一件事： 送操作数地址到地址寄存器MAR。 CPU做1个动作： 把指令寄存器中地址码部分(30)装入地址寄存器MAR，执行：IR?MAR操作. 精选ppt课件2021 * * 加法指令-----取操作数、执行阶段 CPU完成两件事： ① 取操作数 ② 加法操作。 CPU做4个动作： ① MAR?ABUS ② DBUS?MDR ③ MDR?ALU ④ add ，ALU?AC CPU完成指令操作 精选ppt课件2021 * 作业 上述程序段中，当CPU执行完“JMP 21”指令后，程序计数器PC 的值是多少？ 精选ppt课件2021 * 第四章 存储系统 * 4.1 存储器的分类 在电路中，一个触发器能存储一位二进制代码。 一个触发器电路称为一个存储元（存储位），是存储器中的最小单位。 若干个存储元组成一个存储单元，多个存储单元组成存储器。 根据存储元件的性能及使用方法不同，存储器有各种不同的分类方法: 精选ppt课件2021 * * 精选ppt课件2021 * 4.2 存储器的层次结构 　 用途：存储器是计算机中用于存储程序和数据的重要部件。 对其要求： 尽可能 快 的 读写速度、 尽可能 大 的 存储容量、 尽可能 低 的 成本费用。 怎样才能同时实现这些要求呢？显然用一种存储介质是不行的。 因此在现代计算机系统中，用多级存储器把要用的程序和数据，按其 使用的紧迫程度分段调入存储容量不同、运行速度不同的存储器中。 由高速缓冲存储器cache、主存储器、辅助存储器组成三级结构的存储器， 由硬软件系统统一调度、统一管理。 辅助存储器 Cache 精选ppt课件2021 * 为了弥补主存速度的不足，在CPU与主存之间设置一个 高速 小容量 的缓冲存储器，称高速缓存（Cache），主要由高速的SRAM组成。 其工作原理如下： 我们利用程序运行的局部性特点，把CPU正在访问和即将访问的若干程序块和数据块从主存调入高速缓存中，使CPU大部分从高速缓存中读取指令和存取数据，极大地提高了CPU的访问速度。 4.3 高速缓冲存储器（Cache)） CPU Cache 主存 DRAM 地址总线 相联 存储表 命中 未命中 数据总线 块 字 字 精选ppt课件2021 * CPU读取数据字时： 1）CPU输出字地址同时送到Cache和主存； 2）Cache 先判断该字是否在Cache中； 如果在，Cache直接送给CPU；如果不在，再去主存中读取。 3）去主存取字时不仅把该字取出，同时还把该字附近的一块数据 都取出送给Cache，以便CPU下次读取字时在Cache中读取。 CPU Cache 主存 DRAM 地址总线 相联 存储表 命中 未命中 数据总线 块 字 字 精选ppt课件2021 * CPU与Cache之间的数据交换以“字”为单位，而Cache与主存之间的数据交换以“块”为单位。 一块由若干个字组成，块是定长的。 为了实现Cache的上述功能，需要解决这样一些问题： 1）Cache与主存中存储单元地址映象关系，主存大而Cache小； （主存中的存储单元 放在 Cache中哪个存储单元？） 2）如何实现地址转换，将访问主存的地址转换成访问Cache的地址； （CPU直接输出的是访问主存单元地址，主存长地址 变 Cache短地址？） 3）若访问Cache未命中且Cache未满时，数据块如何调入？ Cache已满时，数据块如何替换？先来先走？ 4）数据的一致性问题：Cache中的更新数据与内存中的陈旧数据之间的更新。 精选ppt课件2021 * 4.3.1 地址映象 映象：其物