清华大学-vlsi设计蛋导论课件第四章逻辑设计技术.pptVIP

三、CMOS与或非门: ;(1)a,b,c,d=0,0,0,0 时：βeffp=β’p (2)a,b,c,d=1,1,1,1时： βeffn=β’n (3)a,b,c,d有一个为1时：βeffp=2β’p/3 (4)a,b,c,d=1,1,0,0 或 a,b,c,d=0,0,1,1时： βeffn=β’n/2 (5)a,b,c,d=0,1,0,1或 1,0,1,0或 0,1,1,0或 1,0,0,1时： βeffp=β’p/2 综合以上情况，在最坏的工作情况下，即：（4）、（5），应使： βeffp=β’p/2=βp βeffn=β’n/2=βn 则： W’p/W’n=μn/μp≈2.5 ;四、CMOS传输门 （1）单管传输门 一个MOS管可以作为一个开关使用，电路中Cl是其负载电容。 当Vg=0时，T截止，相当于开关断开。 当Vg=1时，T导通，相当于开关合上。;Vi〈Vg-Vt时：输入端处于开启状态，设初始时Vo=0，则Vi刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容Cl充电，至Vo=Vi。 Vi≥Vg-Vt时：输入沟道被夹断，设初使Vo〈Vg-Vt，则Vi刚加上时，输出端导通，沟道电