4.1-2组合逻辑电路的分析方法与设计方法.pdfVIP

第四章 组合逻辑电路 目 M 录 4.1 4.1 E 组合逻辑电路的分析方法与设计方法 U N 4.2 4.2 编码器 4.3 4.3 译码器 4.4 4.4 数据选择器 4.5 4.5 数值比较器 4.6 4.6 加法器 三、 组合逻辑电路的设计方法 设计过程的基本步骤 ： 例1 ：设计一个三人 决电路 ，结果按“少数服从多 数”的原则决定。 解 ：（1 ）列真值 ： 三人 决电路真值 （2 ）用卡诺图化简。 A B C L 0 0 0 0 B 0 0 1 0 BC 0 1 0 0 A 00 01 11 10 0 1 1 1 0 0 0 1 0 1 0 0 0 1 0 1 1 A 1 0 1 1 1 1 1 0 1 1 1 1 1 C 得最简与—或 达式 ： （3 ）画出逻辑图: （4 ）如果 ，要求用与非门实现该逻辑电路 ，就应将 达式 转换成与非—与非 达式 ： 画出逻辑图。 例2 ：设计一个将余3码变换成8421码的组合逻辑电路。 解 ：（1 ）根据题 目要求 ，列出真值 ： 真 值 输入（余3码） 输出（8421码） 3 8421 输入（余 码） 输出（ 码） A A A A