4.6数字电子技术基础加法器.pdfVIP

第四章 组合逻辑电路 目 M 录 4.1 4.1 E 组合逻辑电路的分析方法与设计方法 U N 4.2 4.2 编码器 4.3 4.3 译码器 4.4 4.4 数据选择器 4.5 4.5 数值比较器 4.6 4.6 加法器 加法器 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法 算 1 ．半加器 能进行本位加数、被加数的加法运算而不考虑低位进位。 能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表 ： 由真值表直接写出表达式: 输 入 输 出 被加数A 加数B 和数S 进位数C 0 0 0 0 0 1 1 0 画出逻辑电路图 1 0 1 0 1 1 0 1 如果想用与非门组成半加器 ，则将上式用变换成与非形 式: 列出半加器的真值表 ：         画出用与非门组成的半加器。 画出用与非门组成的半加器。 2 ．全加器 能同时进行本位数和相邻低位的进位信号的加法运算。 能同时进行本位数和相邻低位的进位信号的加法运算。 输 入 输 出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表直接写出逻辑表达式 由真值表直接写出逻辑表达式 ，再经代数法化简和转换得 ： ，再经代数法化简和转换得 ： 画出全加器的逻辑电路图 ： 逻辑符号 逻辑符号 异或门 3 ．多位数加法器 4位串行进位加法器 二、集成4位加法器74283 1 ．74283 74283是具有快速进位的