动态可重构基本理论归纳.pdfVIP

论文阅读理论方法总结 Yongfu feng 一． FPGA动态可重构基础理论 严格来讲，系统重构的概念可分为静念系统重构和动态系统重构。静态系 统重构是指目标系统的逻辑功能静态重载，即 FPGA芯片功能在外部逻辑的控制 下，通过存贮于存贮器中不同的目标系统数据重新下载， 而实现芯片逻辑功能的 改变。也就是指系统中 PLD逻辑的静态重载， 在系统空闲期间通过各种方式进行 在线编程，而不是在其他部分动态运行时重载。 1. 1 动态可重构概念及原理 动态重构系统概念的提出早于 FPGA动态可重构技术的提出。 动态重构系统 指对于时序变化的数字逻辑系统， 其时序逻辑的发生， 不是通过调用芯片内不同 区域、不同逻辑资源来组合而成的，而可通过对具有专门缓存逻辑资源的 FPGA， 进行局部的和全局的芯片逻辑的动态重构而快速实现 。也就是指在系统实时运行 当中对 FPGA的逻辑功能实时地进行动态配置，能够只对其内部需要修改的逻辑 单元进行重新配置， 没有被修改的逻辑单元将不受影响， 正常工作。 一般由传统 处理器执行主程序，特定的任务赋给以 FPGA为基础的协处理器以加速它们的执 行。事实上，在大部分处理时间内，只有相对较小的一部分用来计算内部任务， 而硬件可以显著加速执行的时间。 在重构的过程中， 根据需要， 任务可以交换进 入协处理器进行处理。 所谓 FPGA动态可重构技术，是指基于静态存储器 (SRAM)编程和专门结 FPGA，在一定的控制逻辑的驱动下， 不仅能实现系统重新配置电路功能， 还能对 芯片逻辑功能实现系统的高速动态变换。 大多数 FPGA都是基于 SRAM查找表结构， 它们一般只适用于静态重构， 向 SRAM一次下载全部配置数据而设定 FPGA的逻辑 功能。根据 FPGA的、配置方式等不同，全部重构时间为几毫秒到几秒不等。过 去大家普遍进行重构研究的 FPGA主要有， Xilinx 的 XC6200系列、以及 Atmel 的 AT6000等。它们也是基于 SRAM结构，但是 SRAM的各单元能够单独访问配置， 分重构。 它们的功能互不影响， 因而具有部分重构的特征。 这样做的优点显但也 会付出增大硬件电路规模和功耗的代价。 要最终实现电子系统的完全实构， 应采 用结构上具有动态部分重构功能的 FPGA器件，如现在 Xilinx 的 Virtex — II 系 列。 从动态可重构的特征可以引出一种新的设计思想： 1，以小规模硬件逻辑资源来实现大规模系统时序功能 , 将传统设计的空间分布的 硬件逻辑， 分为器件外部特征不变， 而内部逻时间上交替变换， 并共同在时问空 间上构成系统整体逻辑功能。 FPGA动态可重构技术主要特征是将整体按功能或按时序分解为不同的组合，并 根据实际需要， 分时对芯片进行动态重构， 以较少的硬件资源， 去实现较大的时 序系统整体功能。图 1 给出了一种典型的 FPGA动态可重构原理示意图。从图 1 中可以看出， 在外部逻辑的控制下， 可以实时动态地对芯片逻辑实现全部重构或 局部