8bit800Msps高速采样保持电路的设计.pdfVIP

8bit 800Msps 高速采样保持电路的设计 0 引言 随着数字技术的突飞猛进， 越来越多的电路系统将 A ／D 转换器作为一个子模块集成到系 统内部。例如在便携式数据传输、数字视频和图像处理等应用系统中， 8~12 bit 分辨率的嵌 入式 A ／D 转换器就是这些系统中一个非常重要的组成部分， 采样保持电路 (SH) 是数据采集系 统。而 A ／D 转换器是最重要的组成部分之一，其性能直接决定着整个 A ／D 转换器的性能。 随着无线通信的迅速发展，要求数据的传输越来越快，复杂度不断提高的调制系统和电路使 A ／D转换器的采样频率逐渐接近射频的数量级。 在这样高速的要求下， SH 的作用就显得更加 的重要，因为它可以消除 A ／D 转换器前端采样级的大部分动态错误。 本文介绍了一种基于 SiGe BiCMOS、开环全差分结构的 SH。采样速率可以达到 800 Msps， 采样精度可以达到 8 bit ，能够适应无线通信领域的要求。 1 电路设计 1．1 电路总体结构 SiGe BiCMOS 工艺具有高速、低功耗、低成本、高集成度的优势，能够很好地满足本设 计对 SH设计指标的要求，故设计工艺选定为 SiGeBiCMOS。 采样速率和精度要求的不同， 决定了采样电路拓扑结构。 尽管闭环结构的 SH可以取得很 高的精度，但是这种拓扑结构的 SH频率响应较差。开环结构的 SH常用在高频，为了达到较 高的采样速率， 应选择开环结构。 开环结构的 SH通常由一个输入缓冲器 (IB) ，一个带有采样 电容的开关和输出缓冲器 (OB) 组成。 考虑 SH的采样精度为 8 bit ，采样速率为 800Msps 性能指标的要求，差分结构能保证很 好的噪声性能，最终选择了的全差分开环结构，其中包括输入缓冲器、采样开关、采样电容 和输出缓冲器。 采样开关采用开关射极跟随器 (SEF) 结构，输入缓冲器提供反向隔离减少输入 端的开关噪声，输出缓冲器用来驱动 ADC。由于电路是全差分结构，电路完全对称，为了更 清楚地说明问题，图 2 仅给出了单端电路，即整体电路的一半。将两幅图 2 对称地接成全差 分结构即是本设计的最终电路。 1．2 电路分析 1．2 ．1 输入缓冲器 输入缓冲器的主要目的是将信号源与采样部分分离，该电路的输入电容一般都比较大。 输入缓冲器不能引入失真，且必须有一定的速度。理想的输入缓冲器应当具有大带宽、低噪 声、 高线性度和单位增益等特点。 图 2 中的 Q3、Q4、Q5 的结构在采样时钟的控制下能够实现 很好的隔离效果； Q1 实现电压提升的作用。 1．2 ．2 SEF 采样开关 本设计中使用的开关是开关射极跟随器， SEF 既可以在高速度下运行，又可以保持很好 的线性度。 在图 2 中，Q6、Q7、QS、 I5 是开关的主要部分。采样模式时， S 相对于 H 是高电位，开 关导通， I5 流过 QS和 Q7。保持模式时， H相对于 S 是高电位，开关关断， I5 经过 Q6，此时 QS的基极电位被拉得很低，所以关断。 谐波直接关系到电路的采样精度。整个电路是全差分结构，所以只考虑奇次谐波，其中 三次谐波是最大的谐波，直接决定 SFDR(无杂波动态范围 ) ，从而决定采样精度，采样精度的 近似计算公式如式 (1) 。ENOB表示有效位 开关部分对电路的三次谐波影响最大，三次谐波的计算公式为 式中： VT 是热电压； I5 是图 2 中开