PCB高速时钟线处理扫描.pdfVIP

PCB 高速时钟线处理高速时钟线处理高速时钟线处理高速时钟线处理 2 时钟线 的处理 2.1) 建议先走时钟线。 2.2) 频率大于等于 66M 的时钟线，每条过孔数不 要超过 2 个，平均不得超过 1.5 个。 2.3) 频率小于 66M 的时钟线，每条过孔数 不要超过 3 个，平均不得超过 2.5 个 2.4) 长度超过 12inch 的时钟线，如果频率大 于 20M ，过孔数不得超过 2 个。 2.5) 如果时钟线有过孔，在过孔的相邻位置， 在第二层（地层）和第三层（电源层）之间加一个旁路电容、如图 2.5-1 所示， 以确保时钟线换层后，参考层（相邻层）的高频电流的回路连续。旁路电容所在 的电源层必须是过孔穿过的电源层， 并尽可能地靠近过孔， 旁路电容与过孔的间 距最大不超过 300MIL 。图 2.5-1 过孔处的旁路电容 2.6) 所有时钟线原则上不可 以穿岛。下面列举了穿岛的四种情形。 2.6.1) 跨岛出现在电源岛与电源岛之间。 此时时钟线在第四层的背面走线，第三层 ( 电源层 )有两个电源岛，且第四层的走 线必须跨过这两个岛，如图 2.6-1 所示。 2.6.2) 跨岛出现在电源岛与地岛之间。 此时时钟线在第四层的背面走线，第三层 ( 电源层 ) 的一个电源岛中间有一块地 岛，且第四层的走线必须跨过这两个岛。如图 2.6-2 所示。 2.6.3) 跨岛出现在地 岛与地层之间。此时时钟线在第一层走线，第二层 (地层 ) 的中间有一块地岛，且 第一层的走线必须跨过地岛，相当于地线被中断。如图 2.6-3 所示。 2.6.4) 时钟 线下面没有铺铜。若条件限制实在做不到不穿岛，保证频率大于等于 66M 的时 钟线不穿岛，频率小于 66M 的时钟线若穿岛，必须加一个去耦电容形成镜像通 路。以图 6.1 为例，在两个电源岛之间并靠近跨岛的时钟线，放置一个 0.1UF 的 电容。 2.7) 当面临两个过孔和一次穿岛的取舍时，选一次穿岛。 2.8) 时钟线要 远离 I/O 一侧板边 500MIL 以上，并且不要和 I/O 线并行走，若实在做不到，时 钟线与 I/O 口线间距要大于 50MIL 。 2.9) 时钟线走在第四层时， 时钟线的参考层 （电源平面）应尽量为时钟供电的那个电源面上， 以其他电源面为参考的时钟越 少越好，另外，频率大于等于 66M 的时钟线参考电源面必须为 3.3V 电源平面。 2.10)时钟线打线时线间距要大于 25MIL 。 2.11) 时钟线打线时进去的线和出去的 线应该尽量远。尽量避免类似图 A 和图 C 所示的打线方式，采用类似图 B 和图 D 的打线方式，若时钟线需换层，避免采用图 E 的打线方式，采用图 F 的打线 方式。 2.12) 时钟线连接 BGA 等器件时，若时钟线换层，尽量避免采用图 G 的 走线形式 ,过孔不要在 BGA 下面走 ,最好采用图 H 的走线形式。 2.13) 注意各个 时钟信号，不要忽略任何一个时钟，包括 AUDIO CODEC 的 AC_BITCLK ，尤