半导体制造工艺流程(powerpoint 98页).pptVIP

半导体制造过程 後段（Back End） ---后工序 构装（Packaging）：IC構裝依使用材料可分為陶瓷（ceramic）及塑膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例，其步驟依序為晶片切割（die saw）、黏晶（die mount / die bond）、銲線（wire bond）、封膠（mold）、剪切/成形（trim / form）、印字（mark）、電鍍（plating）及檢驗（inspection）等。 测试制程（Initial Test and Final Test） 第六十三页，编辑于星期五：二十二点 五十六分。 1 晶片切割（Die Saw） 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（die）切割分離。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲進行晶片切割，首先必須進行 晶圓黏片，而後再送至晶片切割機上進行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。? 第六十四页，编辑于星期五：二十二点 五十六分。 2黏晶（Die Bond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設 備送至彈匣（magazine）內，以送至下一製程進行銲線。 第六十五页，编辑于星期五：二十二点 五十六分。 3銲線（Wire Bond） IC構裝製程（Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（Integrated Circuit；簡稱IC），此製程的目的是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。最後整個積體電路的周圍會 向外拉出腳架（Pin），稱之為打線，作為與外界電路板連接之用。 第六十六页，编辑于星期五：二十二点 五十六分。 4封膠（Mold） 封膠之主要目的為防止濕氣由外部侵入、以機械方式支 持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。? 第六十七页，编辑于星期五：二十二点 五十六分。 5剪切/成形（Trim /Form） 剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構 所組成。 第六十八页，编辑于星期五：二十二点 五十六分。 6印字（Mark） 印字乃將字體印於構裝完的膠體之上，其目的在於註明 商品之規格及製造者等資訊。? 第六十九页，编辑于星期五：二十二点 五十六分。 7檢驗（Inspection）  晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 檢驗之目的為確定構裝完成之產品是否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗。? 第七十页，编辑于星期五：二十二点 五十六分。 8封　　 装  制程处理的最后一道手续，通常还包含了打线的过程。以金线连接芯片与导 线架的线路，再封装绝缘的塑料或陶瓷外壳，并测试集成电路功能是否正常。 第七十一页，编辑于星期五：二十二点 五十六分。 硅器件失效机理 1 氧化层失效：针孔、热电子效应 2 层间分离：AL-Si、Cu-Si合金与衬底热膨胀系数不匹配。 3 金属互连及应力空洞 4 机械应力 5 电过应力/静电积累 6 LATCH-UP 7 离子污染 第七十二页，编辑于星期五：二十二点 五十六分。 典型的测试和检验过程 第七十三页，编辑于星期五：二十二点 五十六分。 CMOS集成电路工艺--以P阱硅栅CMOS为例 5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。 光刻胶 N-Si P- B+ 第三十一页，编辑于星期五：二十二点 五十六分。 CMOS集成电路工艺--以P阱硅栅CMOS为例 6。光III---N管场区光刻，刻出N管场区注入孔； N管场区注入。 N-Si P- 第三十二页，编辑于星期五：二十二点 五十六分。 CMOS集成电路工艺--以P阱硅栅CMOS为例 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。 N-Si P- B+ 第三十三页，编辑于星期五：二十二点 五十六分。 CMOS集成电路工艺--以P阱硅栅CMOS为例 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻 多晶硅 N-Si P- 第三十四页