基于FPGA的电子钟设计.doc

基于FPGA的电子钟设计 PAGE PAGE 1 基于FPGA的电子钟设计 摘 要 VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。 这次设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后,进一步应用VHDL设计一个电子钟,最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管的电路设计,内部的时间控制输出则用到了各种设计,包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。 关键词 VHDL 电子钟 七段显示器 FPGA 目 录 TOC \o 1-3 \h \u 31242 摘 要 I 11608 1 前 言 1 24622 1.1 选题的目的和意义 1 7520 1.2 FPGA技术的介绍 1 28890 1.3 VHDL简介 2 28843 2 系统总体设计方案 4 28714 2.1 电子钟功能概述 4 27594 2.2电子钟外观 4 26050 3 系统程序设计 5 24512 3.1 共享组件与程序包的设计说明 5 28359 3.1.1 my_pkg组件包程序代码 5 27809 3.1.2 1Hz_generator组件 8 19568 3.1.3 count60组件 9 21082 3.1.4 count24组件 11 31816 3.1.5 alarm_set组件 12 2159 3.1.6 stop_watch组件 15 20312 3.1.7 i60bcd组件 18 23794 3.1.8 i24bcd组件 20 24532 3.2 系统模块设计 24 7178 3.2.1 七段显示器扫描输出电路模块（display） 24 259 3.2.2 entity模块 28 3255 3.2.3 architecture模块 30 25455 3.2.4 正常计数时间功能模块 31 13500 3.2.8 扫描多路输出功能模块 36 14250 4 总结 39 9428 致 谢 40 11305 参考文献 41 22432 附 录 42 PAGE PAGE III 1 前 言 1.1 选题的目的和意义 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 1.2 FPGA技术的介绍 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。?FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线