VLSI数字集成电路设计-时序电路.docxVIP

? ? VLSI数字集成电路设计 时序电路 ? ? 文章目录 0. 时序电路的时间参数 1. 静态锁存器和寄存器 1. 双稳态原理 —— 使用两个反向器 2. 多路开关型锁存器 — 传输门多路开关 3. 主从结构的寄存器 （1）. 传输门设计 —— 稳定性好但时钟负载大 （2）. 有比电路 —— 降低稳定性，减低时钟负载 4. 时钟偏差 Clock Skew 2. 动态锁存器和寄存器 1.动态传输门边沿触发寄存器 2. C2MOS——一种对时钟偏差不敏感的方法 3.真单相钟控寄存器（TSPCR） 4. 脉冲触发器 3. 流水线 4. 非双稳时序电路 —— 施密特触发器 静态存储器和动态存储器 静态：1. 只要接通电源，存储状态就会一直被保存，基于正反馈或再生原理 2. 一个电路的输出连到输入 3. 寄存器较长时间不被更新的时候最有用 SRAM例子：主要用于二级cache 动态：1. 存储时间很短，也许只有几毫秒，通过寄生电容暂时存储 2. 较高的性能和低的功耗 DRAM例子：内存 0. 时序电路的时间参数 寄存器模块建立时间Tsu：时钟翻转前数据D必须有效的时间维持时间Thold：时钟边沿之后数据输入必须仍然有效的时间传播延时Tc-q：输入端D处的数据在最坏情况下组合逻辑模块最小延迟Tplogic：一个逻辑最坏情形的延迟。污染延迟**（cont