8位数码扫描显示电路设计.docxVIP

8位数码扫描显示电路设计 1、学习硬件扫描显示电路的设计。 2.熟悉Quartusi6 0 Verilog HDL文本设计流程，学习简单时序电路 的设计、仿真和硬件的测试。 1.设计了8位数字扫描显示电路。 2、采用文本编辑法，利用veriloghdl语言描述8位数码扫描显示电路。 3.设计定时控制电路。 3.1、系统方案论证 下图（1）显示了8位数字扫描显示电路，其中每个数码管的8段：H、G、F、e、D、C、B、a（H为小数点）分别连接在一起，8个数码管由8个选通信号K1、K2、K3、，。。。分别为K8。选通数码管显示数据，其余数码管关闭。例如，在某一时刻，K2为高电平，其他选通信号为低电平，这意味着只有与K3对应的数码管显示来自段信号端的数据，而其他七个数码管关闭。根据这个电路条件，如果你想在八个数码管上显示所需的数据，你必须使八个选通信号K1，K2，K3，。。。K8单独关闭。同时，将要显示在相应数码管上的数据添加到段信号输入口，通过对选通信号的扫描实现扫描和显示的目的。 图18位数码扫描显示电路 3.2模块电路设计 用vhdl设计一个8位数码扫描显示电路，利用quartusⅱ6.0进行编辑输入、编译及时序仿真。 引脚锁定和硬件测试。电路模式不受限制。选择实验系统左上方的跳线开关（即8根数码管的左侧）向下插入（注：实验结束后恢复到原来的位置）。通过8位数字扫描显示的电路符号如图（2）所示。输入信号：时钟信号时钟。输出信号：段显示控制信号SEG[7:0]；数码管地址控制信号cnt8[2:0]。 图28位数码扫描显示的电路符号 设计规范如下： modulescan_led(seg,cnt8,clk); inputclk；//时钟信号 output[7:0]seg; reg[7:0]分段，扫描； outputreg[2:0]cnt8; reg[3:0]数据； always@(posedgeclk) 案例（cnt8[2:0]） 3b000:beginscan 3b001:beginscan 3b010:beginscan 3b011:beginscan 3b100:beginscan 3b101:beginscan 3b110:beginscan 3b111:beginscan default:beginscan 尾声 case(data[3:0]) 4b0000:seg[7:0] 4b0001:seg[7:0] 4b0010:seg[7:0] 4b0011:seg[7:0] 4b0100:seg[7:0] 4b0101:seg[7:0] 4b0110:seg[7:0] 4b0111:seg[7:0] 4b1000:seg[7:0] 4b1001:seg[7:0] 4b1010:seg[7:0] 4b1011:seg[7:0] 4b1100:seg[7:0] 4b1101:seg[7:0] 4b1110:seg[7:0] 4b1111:seg[7:0] 默认值：seg[7:0] endcase 端模 四、系统调试与结果 1.组装调试8位数字扫描显示电路。 2、定时8位数码扫描显示的电路的联调，注意各部分电路之间的时序配合 关系然后检查电路各部分的功能，使其符合设计要求。 3、8位数码扫描显示的数字如图（3）所示，时序仿真结果如图所示观察波 根据形状图，每个门控地址发送不同的段代码，最终显示8位数字 示电路数据124579df，从而实现数码管的动态扫描显示。 图38数字扫描显示 五、主要元器件与设备 数字电路实验箱，EDA软件Quartusⅱ 6 六、课程设计体会与建议 6.1设计经验 课程设计是培养学生综合能力，运用所学知识、发现、提出、分析和解决问题，锻炼实践能力的重要环节，是对学生实际工作能力的具体实训和考擦过程。回顾这次课程设计，我感慨万千，的确，从选题到定稿，从理论到实践，在这些日子里，我学到了很多东西，不仅可以复习以前学的知识，而且学到了很多书本上学不到的知识。通过这次课程设计是我懂个了理论和实际相结合起来，从理论中的结论，把理论应用到实践中，才能真正的为社会服务，从而提高自己的实际动手能力和思考能力。再设计的