原理图输入法设计流程.pptVIP

第1页，共35页，编辑于2022年，星期五 1.1 传统数字电路设计技术存在的问题 1.低速。 2.设计规模小。 3.分析技术无法适应需要。 4. 效率低成本高。 5.可靠性低。 6.体积大功耗大。 7.功能有限。。 8.无法功能升级。 9.知识产权不易保护。 第2页，共35页，编辑于2022年，星期五 1.2 现代数字系统自动设计流程 1.2.1 设计输入 图1-1 应用于FPGA/CPLD的EDA开发流程 第3页，共35页，编辑于2022年，星期五 1.2.1 设计输入 1. 图形输入 原理图输入 状态图输入 波形图输入 2. HDL文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 第4页，共35页，编辑于2022年，星期五 1.2.2 硬件描述语言 硬件描述语言VHDL和VerilogHDL在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。 VHDL在电子设计领域得到了广泛应用。 能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具称为VHDL综合器。 第5页，共35页，编辑于2022年，星期五 1.2.3 综合 图1-2 计算机软/硬件描述语言编译/综合工具的不同之处 第6页，共35页，编辑于2022年，星期五 1.2.4 适配 图1-1 应用于FPGA/CPLD的EDA开发流程 1.2.5 时序仿真与功能仿真 1.2.6 编程下载 1.2.7 硬件测试 第7页，共35页，编辑于2022年，星期五 1.3 QuartusII简介 图1-3 Quartus II设计流程 第8页，共35页，编辑于2022年，星期五 1.4 原理图输入设计实例 1.4.1 电路原理图编辑输入 图1-4 选择编辑文件类型 （1）新建一个文件夹。 （2） 打开原理图编辑窗。 第9页，共35页，编辑于2022年，星期五 1.4.1 电路原理图编辑输入 图1-5 打开原理图编辑窗 （2） 打开原理图编辑窗。 第10页，共35页，编辑于2022年，星期五 图1-6 调入需要的宏功能元件（Symbol）74138 （3）编辑构建电路原理图。 第11页，共35页，编辑于2022年，星期五 图5-7 示例电路图 （3）编辑构建电路原理图。 （4）文件存盘。 第12页，共35页，编辑于2022年，星期五 图1-8 利用“New Preject Wizard”创建工程EXAMP1 1.4.2 创建工程 （1）打开建立新工程管理窗。 第13页，共35页，编辑于2022年，星期五 图1-9 将所有相关的文件都加入进此工程 1.4.2 创建工程 （2）将设计文件加入工程中。 第14页，共35页，编辑于2022年，星期五 图1-10 选择目标器件EP2C8Q208C8 1.4.2 创建工程 （3）选择目标芯片。 第15页，共35页，编辑于2022年，星期五 图1-11 EXAMP1工程管理窗 1.4.2 创建工程 （4）工具设置。 （5）结束设置。 第16页，共35页，编辑于2022年，星期五 图1-12 74138的真值表 1.4.3 功能分析 第17页，共35页，编辑于2022年，星期五 图1-13 选择目标器件EP2C5T144C8 1.4.4 编译前设置 （1）选择FPGA目标芯片。 第18页，共35页，编辑于2022年，星期五 图1-14选择配置器件的工作方式 1.4.4 编译前设置 （2）选择配置器件的工作方式。 第19页，共35页，编辑于2022年，星期五 图1-15 选择配置器件型号和压缩方式 （3）选择配置器件和编程方式。 （4）选择目标器件闲置引脚的状态。 （5）双功能引脚选择。 第20页，共35页，编辑于2022年，星期五 图1-16 全程编译后出现报错信息 1.4.5 全程编译 第21页，共35页，编辑于2022年，星期五 图1-17 选择编辑矢量波形文件 图1-18 波形编辑器 1.4.6 逻辑功能测试 （1）打开波形编辑器。 第22页，共35页，编辑于2022年，星期五 图1-19 设置仿真时间长度 1.4.6 逻辑功能测试 （2）设置仿真时间区域。 第23页，共35页，编辑于2022年，星期五 图1-20 vwf激励波形文件存盘 1.4.6 逻辑功能测试 （3）波形文件存盘。 第24页，共35页，编辑于2022年，星期五 图1-21 向波形编辑器拖入