基于FPGA的高速字符识别系统.docVIP

基于FPGA的高速字符识别系统 文档信息 主题： 关于“IT计算机”中“Labview”的参考范文。 属性： Doc-023F36，doc格式，正文5709字。质优实惠，欢迎下载！ 说明： 作为资料模板的写作参考资料，提供解决怎么写及格式等相关问题。 适用： 作为文章写作的参考文献，解决如何写好实用应用文、正确编写文案格式、内容摘取等相关工作。 目录 TOC \o 1-9 \h \z \u 目录 1 正文 1 文1：基于FPGA的高速字符识别系统 1 3图像降噪 2 文2：基于FPGA的高速高精度频率测量的研究 5 1 测频原理及误差分析 6 110 -5 7 10 -6 7 2 硬件设计 8 参考文摘引言： 10 原创性声明（模板） 10 文章致谢（模板） 11 正文 基于FPGA的高速字符识别系统 文1：基于FPGA的高速字符识别系统 数字图像处理技术发展迅速，应用于各个行业和领域，已成为当前研究的热点.数字图像处理方法的研究源于两个主要应用领域：其一是为了便于人们分析而对图像信息质量进行提升，其二是为使机器自动理解而对图像数据进行变换、存储、传输及显示.由于数字图像通常含有海量的信息用单线程的CPU难以进行复杂的算法处理，而FPGA所具有的灵活性和强大的并行处理能力可以以较小的硬件开销实现复杂的图像处理过程.人们已经开展这方面的研究，文献[1]讨论了用FPGA实现快速中值滤波算法，分析利用Sobel算子和用系统级并行流水线进行图像边缘检测硬件电路设计的优点和可行性.文献[2]设计了一个利用中值滤波器进行图像预处理的系统，提高程序运算效率.所见研究大都集中于图像预处理方面，而在图像最终识别方面研究甚少。 本文以实际项目钞票流转智能监控系统为依托，利用CIS（接触式图像传感器）获取钞票、支票和转账单的图像数据，由FPGA和ARM组成实时图像识别系统，利用FPGA构建各种噪声去除、图像增强、图像预处理、模板匹配等图像硬件处理器，实现对26个英文字母和10个阿拉伯数字的实时识别.利用FPGA大规模的布尔代数并行计算特性，以时钟周期级别的识别速度实现了复杂的匹配算法，在大幅度降低了硬件成本的同时大幅度提高了识别的速度.其系统结构下图所示（图1系统结构图） 图1 系统结构图 由于钞票流转智能监控系统特殊的工作要求，图像采集是由高速CIS来完成的.CIS采集图像时与其它图像传感器不同，它的成像物距几乎为零，是按照实物与图像1：1的比例来完成的，所以采集到的字符图像大小缩放和形变都非常较小，为后期的识别减少了大量的图形较正工作.在实验过程中加入定位装置以后，经过几千次的采集实验，均未出现字符图像较大形变的现象。 3图像降噪 中值滤波既能消除图像中的噪声，而且还能较好地保持图像的边缘.因此，本系统采用中值滤波来降噪.中值滤波的基本原理是把数字图像中一点的值用该点的一个邻域（即滤波窗口）中各点值的中值代替.传统的中值滤波算法使用冒泡法对滤波窗口内像素值进行排序，从而找出中值，需经过12级的比较排序才能找出中值，也就是说，至少要经过12个时钟周期的延时.本文所使用的排序方法对传统方法进行了改进[3]，它基于三输入排序单元（每个三输入单元由若干二输入单元构成），其基本思想并不是对整个邻域窗口内所有的像素值进行排序，而是直接找出其中的最大值、最小值和中间值，并不理会其他像素值的排列顺序.排序过程如下图所示（图2，中值滤波过程图） 图2中值滤波过程图 这种方法比前一种方法减少了逻辑资源的占用量，却和前一种方法一样能找 出中值.本设计模块共进行了三级排序操作，每一级都采用了流水线缓存技术，使得每一组3×3邻域窗口内的输入像素值在每一时钟节拍都得到处理，保证了模块的处理效率。 在本文的识别过程中，运用FPGA的异或门构建图像匹配计算的核心来实现图像的匹配过程，同时利用位加法器的实现有效像素点个数的累加，使运算过程的各部分工作同步进行.大幅度地提高识别的运算速度，其性价比远高于常用CPU系统。 图像匹配识别算法的基本原理是，，则M和S之差为零，可用以式（1）测度来衡量M和S的相似度。 （1） FPGA不仅逻辑运算能力突出，而且具有高速并行运算能力，总线带宽几乎不受限制，成本很低.系统构建了一个由异或门为核心组成的匹配矩阵来完成匹配的过程，那么一次匹配就只需要一个时钟周期就可以完成，再利用流水线作业的方式，能够快速的实现图像的匹配过程.匹配矩阵结构如图3所示： 图像匹配矩阵由待识别FIFO、 模板图像FIFO、待识别图像累加器、模板 图3 匹配矩阵结构图 图例累加器、与门矩阵、异或门矩阵、匹配结果有效判定模块、匹配结果累加模块组成.先将待识别图像和模板图像数据写入FIFO，然后分别求出待