集成电路器件工艺.pptVIP

1 第四章 集成电路器件工艺 4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺 2 第四章 集成电路器件工艺 表 4.1 3 图4.1 几种IC工艺速度功耗区位图 5 4.1.1 双极性硅工艺 早期的双极性硅工艺：NPN三极管 图4.2 1 2 3 6 先进的双极性硅工艺：NPN三极管 图4.2 1.4 2 5 6 7 8 7 GaAs基同质结双极性晶体管并不具有令人满意的性能 4.1.2 HBT工艺 8 AlGaAs /GaAs基异质结双极性晶体管 (a) (b) 图4.3 GaAs HBT的剖面图(a)和能带结构(b) ○ ○ ○ 9 GaAs 基 HBT InP 基 HBT Si/SiGe的HBT 10 4.2 MESFET和HEMT工艺 GaAs工艺：MESFET 图4.4 GaAs MESFET的基本器件结构 引言 欧姆 欧姆 肖特基 金锗合金 11 MESFET 增强型和耗尽型 减小栅长 提高导电能力 12 GaAs工艺：HEMT 图4.5 简单HEMT的层结构 栅长的减小 大量的可高速迁移的电子 13 GaAs工艺：HEMT工艺的三明治结构 图4.6 DPD-QW-HEMT的层结构 14 Main Parameters of the 0.3 mm Gate Length HEMTs HEMT-Type Parameters E-HEMT D-HEMT V th 0.5 V -0.7 V I dsmax 200 mA/mm (V gs = 0.8 V) 180 mA/mm (V gs = 0 V) G m 500 mS/mm 400 mS/mm R s 0.6 W ·mm 0.6 W ·mm f T 45 GHz 40 GHz 表 4.2 : 0.3 m 栅长HEMT的典型参数值 15 不同材料系统的研究 GaAs InP SiGe 16 与Si三极管相比，MESFET和HEMT的缺点为: 跨导相对低; 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度； 驱动电流小 阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。 17 4.3 MOS工艺和相关的VLSI工艺 18 图4.7 MOS工艺的分类 19 认识MOSFET 线宽(Linewidth), 特征尺寸(Feature Size)指什么？ 20 MOS工艺的特征尺寸(Feature Size) 特征尺寸: 最小线宽  最小栅长 图 4.8 21 4.3.1 PMOS工艺早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。 图 4.9 22 铝栅PMOS工艺特点： l 铝栅，栅长为20m。 l N型衬底，p沟道。 l 氧化层厚1500Å。 l 电源电压为-12V。 l 速度低，最小门延迟约为80100ns。 l 集成度低，只能制作寄存器等中规模集成电路。 23 Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。 24 Al栅MOS工艺的栅极位错问题 图 4.10 25 铝栅重叠设计 栅极做得长，同S、D重叠一部分 图 4.11 26 铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成度降低。 27 克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。 28 自对准技术与标准硅工艺 1970年，出现了硅栅工艺(采用了自对准技术）。 多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。 29 标准硅栅PMOS工艺 图 4.12 30 硅栅工艺的优点： l 自对准的，它无需重叠设计，减小了电容，提高了速度。 l 无需重叠设计，减小了栅极尺寸，漏、源极尺