电路实训多路电子抢答器的设计.docxVIP

多路电子抢答器的设计 1 整机设计 1.1 设计要求 用 FPGA 实现多路电子抢答器的设计。 1.1.1设计任务 基于 FPGA 核心板，设计并制作一个多路电子抢答器。 1.1.2性能指标要求 ⑴电子抢答器具有 1 个主持人按钮和 8 个抢答选手按钮，8 名选手编号依次为 1-8，按钮的编 号与选手的编号对应。 ⑵只有在主持人按钮按下后才开始抢答，当最先抢答的选手按钮按下后，其余选手的抢答按钮 被封锁（无效）。 ⑶用 1 个八段数码管显示抢答选手的序号。 ⑷其它功能。 1.2 整机实现的基本原理及框图 1.2.1基本原理 简单电子抢答器元件符号如图 1 所示。电子抢答器可 同时供 8 名 选手或 8 个代表队参加比赛，他们的编 号分别是 1、2、3、4、5、6、 7、8，并各用一个抢答按键，按键的编号与选手的编号相对应，分别 是 S1、S2、S3、S4、S5、S6、S7、S8。节目主持人设置一个控制按 键 K，用来控制抢答器电路的清零，使编号显示数码管显示“0”，并 表示抢答的开始。抢答器具有数据锁存和显示的功能，抢答开始后， 如果有选手按下抢答按键，该选手的编号立即被锁存，并在编号显示 数码管上显示出该选手的编号。同时，封锁输入电路，禁止其他选手 抢答。优先抢答选手的编号一直保持到主持人将抢答器电路清零为 止。 1.2.2总体框图