FPGA数字秒表设计.docVIP

FPGA数字秒表设计 基于EDA的数字秒表 设计论文 班级：11电信二班 同组人员：孙兴义 20111060223 张忠义 20111060240 构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 4 系统设计框图 启动/暂停 计时 计数 扫描显 显示位输出 控制器 电路 示电路 显示段输出 时基分频器 时钟 清零 如上图所示，计时控制器的作用是控制计时。计时控制器的输入信号是启动，暂停和清零。为符合惯例，将启动和暂停功能设置在同一个按键上，按一次是启动，按第二次是暂停，按第三次是清零。所以计时控制器共有2个开关输入信号，即启动/暂停和清零信号。 计时电路的输入信号、计数允许，保持和清零信号，输出为10Oms、1s和min的计时数据。时基分频器是一个分频器，产生100ms周期的脉冲．用于计时电路时钟信号。显示电路为动态扫描电路。用以显示min、1s，100ms信号。 5 各模块实现 计时模块的作用是针对计时过程进行控制。计时