西农大计算机组成原理实验报告计算机122 Sun Lian解读.pdfVIP

计算机组成原理实验报告 计算机组成原理实验报告 一、 实验计算机的组成 1、 软件组成 软件系统的组成和实现功能： 软件：解释 BASIC 语言 汇编语言支持 监控程序（指令）级模拟 教学机模拟：运算器、 控制器模拟(微程序级或硬连线控制器级模拟) 主存储器模拟，总线、接口模拟 输入设备/ 输出设备模拟 运行环境：PC 机，Windows 系统 从计算机组成原理课程教学实验的角度看，该计算机软件系统组成也是完整的，支持简 单的高级语言 BASIC （包括浮点运算指令和基本函数运算功能），汇编语言（支持基本伪指 令功能）和二进制的机器语言，配有自己的监控程序，以及PC 机仿真终端程序等。 2、 硬件组成 硬件系统的组成和实现功能： 软件：解释 BASIC 语言 汇编语言支持 监控程序 硬件：运算器，控制器（多种实现：微程序或硬连线控制器，中小规模器件或FPGA 器件 实现） 主存储器，总线，接口 输入设备，输出设备 硬件与电路：逻辑器件和设备 由以上可知，该计算机硬件系统组成中，功能部件是完整齐备的，运算器、控制器、存 储器、输入输出接口、计算机总线等配备齐全，还可以接通PC 机仿真终端执行输入输出操 作，同时实现了微程序和硬连线两种方案控制器。从CPU 的具体设计和实现技术来说，既支 持用中小集成度器件实现CPU 的方案，也支持选用高集成度的FPGA 门阵列实现CPU 的方案， 体现了CPU 系统设计的最新水平。 运算器与控制器 1)控制器 控制器概述： 控制器分别用微程序方式与硬布线方式两种方案实现, 实验者可以方便地选择使用其 中任何一种。这能方便地比较两种控制器各自的优缺点, 和设计过程的相同的、不同的步骤 与方法。在选用器件时, 微程序方案中选用了美国AMD 公司的微程序定序器Am2910 芯片, 证微程序设计的规范与实用性；控存体选用唯读存储器（ROM）芯片, 通过对该ROM 的编程 写入方式支持动态微程序设计。硬布线方案中, 节拍逻辑与时序控制信号形成部件（组合逻 辑线路）选用了GAL20V8 现场可编程器件和Macro Array CMOS High density （简写为MACH） 器件, 这对简化控制器的逻辑设计与实现至关重要，也有利于进一步掌握数字系统设计自动 化和逻辑模拟的新知识。 控制器部件详细介绍： 组合逻辑的控制器主要由程序计数器PC （选用运算器内的一个通用累加器实现，未明 1 计算机组成原理实验报告 显表示的图中）、指令寄存器IR、节拍发生器Timing、和时序控制信号产生部件MACH435 （或MACH5 ）芯片等组成。 硬布线控制器 （又称组合逻辑）的主体部分由程序计数器PC （16 位长度，是Am2901 的R5 ），指令寄存器IR （16 位长度），节拍发生器（4 位触发器的节拍状态）和时序控制信 号形成部件（1 片100 条引脚的现场可编程的CPLD 器件）4 部分组成。 程序计数器 PC 用于保存下一条将要执行的指令在内存中的单元地址，有增量功能 （PC+1→PC ），并可以接受新的指令地址。在到内存读取指令之前，需要把PC 中的内容送 到内存地址寄存器，给出被读指令在内存中的单元地址。在教学计算机中，程序计数器PC 选用运算器内部的一个16 位的累加器实现。 指令寄存器IR用于保存当前正在执行的指令的主要内容，在读取指令的周期接收从内 存中读出来的一条指令，以便提供本指令的操作码和使用的数据或者数据地址。在教学计算 机中，指令寄存器IR 选用两片由8 位的D 触发器构成的寄存器实现。 节拍发生器Timing用于使用几个触发器的不同的编码状态来区分和标示指令的执行步 骤，指令执行步骤的衔接是通过节拍发生器的编码状态转换完成的。在教学计算机中，节拍 发生器Timing 选用一片简单PLD 器件GAL20V8 芯片实现。 时序控制信号产生部件用于产生并提供每一条指令的每一个执行步骤使用的全部时序 控制信号，它要依据指令寄存器的操作码和节拍发生器的状态编码信号，可能还有运算器运 算产生的标志