计算机辅助电路仿真技术实验报告.pdf

奕晖数字电路第一次实验实验报告 1.3 计算机辅助电路仿真技术 实验目的 计算机仿真技术随着计算机的普及，得到越来越广泛的应用。电路仿真软件利用现代计算机的高速运算能力 和海量存储，把大量的电子元器件的输入输出特性利用数学建模的方法进行模拟它们在电路中的表现，并在软 件中提供大量的虚拟测试工具如虚拟示波器、电流探针、电压探针等，让工程师可以在不搭建硬件环境的情况 下开展电路设计和对电路进行调试分析，是当前电子设计的主要手段。 实验仪器 Proteus 是世界上著名的 EDA 工具，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到 PCB 设计，真正实现了从概念到产品的完整设计。是目前世界上唯一将电路仿真软件、 PCB 设计软件和虚拟 模型仿真软件三合一 的设计平台。 Proteus VSM （virtual simulator module 意为虚拟仿真模型），可以利用大量器件模型进行模 拟、数字电路设计乃至单片机进行仿真设计。它允许对电路设计采用图形环境，在这种环境中，你可以使用一 个特定符号来代替元器件，并完成不会对真实电路造成任何损害的电路仿真操作。 它可以仿真仪表以及可描 述在仿真过程中所获得的信号的图表。 实验原理 1. 异步计数器 74LS197 组成与工作原理 74LS197 内部由一个八进制计数器和一个二进制计数器组成，它们可以独立工作， 分别对接入 CP0 的时钟信 号进行二进制计数或对接入 CP1 的时钟信号进行八进制计数。 和 两个低电平有效的控制信号是两个 计数器共用的，当 为低电平时，输出 Q3、 Q2、 Q1、 Q0 清零， 为低电平时，把来自输入端 P3P2P1P0 电平送入 Q3、 Q2、 Q1、 Q0 。 因 和 容易受到外来干扰， 从而影响 Q3、 Q2、Q1、 Q0 的输出，因此在不 需要清零或置数时 和 需接高电平。 如图 所示， 74LS197可以通过将时钟信号接CP0 ，然后将Q0与CP1相连，组成一个十六进制计数器，对接入 CP0的时钟信号进行计数。 2. 真值表的测量 真值表是表征逻辑事件输入和输出之间全部可能状态的表格。通常以 1 （HIGH）表示真， 0 (LOW)表示 假。将输入变量的所有取值下对应的输出值找出来，列成表格，即可得到真值表。 测量芯片真值表的操作步骤如下： 静态测试： 1. 找出芯片中具有逻辑关系的一组输入输出引脚，将 n 个输入引脚全部可能取值，按照从低到高的顺 序填入表格左侧； 2. 将逻辑电平信号 （LOGICSTATE） 用导线接入待测芯片输入引脚； 3. Proteus 运行仿真时引脚的红\蓝点可表示芯片输出引脚的高\低电平； 4. 按照真值表输入引脚取值顺序依次改变输入引脚电平，同时将门电路输出引脚电平逻辑值记录。检 查芯片的输入输出电平逻辑关系是否与待测芯片真值表一致。 以74LS00为例，待检验真值表如下，可以看出电路的输入、输出满足与非关系。 动态测试： 1. 找出芯片中具有逻辑关系的一组输入输出引脚，将n个输入引脚接 n个连续脉冲，要求脉冲之间频 率满足 = /2 ，以使输入引脚取全部可能取值； 2. 将待测芯片输入、输出引脚均接入逻辑分析仪； 3. 同时观测芯片的输入、输出波形，检查波形之间是否符合芯片逻辑关系。 以 74LS00