数字电子技术基础简明教程第4章-触发器PPT课件.pptVIP

第4章 触发器 ;第4章 触发器;概 述;从电路结构不同分 1、基本触发器 2、同步触发器 3、边沿触发器;4.1 基本触发器;S R;0;③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。;0;Q = Q;基本RS触发器的特性表;基本RS触发器的特性表;次态Qn+1的卡诺图;状态图;波形图;R;4.1.2 用或非门组成的基本触发器;或非门组成的基本RS触发器的状态转换表 ;基本RS触发器的特点：;4.1.3 集成基本触发器;作业题 P273 题4.1 ;一、填空题 1、按照电路结构和工作特点的不同，将触发器分成( )、( )和( )。 2、由与非门构成的基本RS触发器的特征方程为：( )；约束条件为：( )。 3、填写下表所示的RS触发器特性表中的Qn+1。 二、选择题 1、已知R、S???或非门构成的基本RS触发器 输入端，则约束条件为( )。 ⑴RS＝0 ⑵R+S＝1 ⑶ RS＝1 ⑷ R+S＝0 2、有1个与非门构成的基本RS触发器，欲使 Qn+1＝Qn，则输入信号应为( )。 ⑴ S＝0，R＝1 ⑵ S＝R＝1 ⑶ S＝1，R＝0 ⑷ S＝R＝0; 一、填空题 1、按照电路结构和工作特点的不同，将触发器分成(基本触发器)、(同步触发器)和(边沿触发器)。 2、由与非门构成的基本RS触发器的特征方程为：( )；约束条件为：(RS=0)。 3、填写下表所示的RS触发器特性表中的Qn+1。 二、选择题 1、已知R、S是或非门构成的基本RS触发器 输入端，则约束条件为(⑴)。 ⑴ RS＝0 ⑵R+S＝1 ⑶ RS＝1 ⑷ R+S＝0 2、有1个与非门构成的基本RS触发器，欲使 Qn+1＝Qn，则输入信号应为(⑷)。 ⑴ S＝0，R＝1 ⑵ S＝R＝1 ⑶ S＝1，R＝0 ⑷ S＝R＝0;4.2 同步触发器;一、电路组成及工作原理;Q;Q;二、主要特点; ⑶ CP =1期间，若R、S同时从1跳变到0 则会出现竞态现象，而竞争结果是不能预先确定的。 ⑷ 若R=S=1时CP突然撤销，即从1跳变到0，也会出现竞态现象，而竞争结果是不能预先确定的。;一、电路组成及工作原理;1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。 由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。 2、 CP=1时跟随，下降沿到来时才锁存 CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。;三、集成同步 D 触发器;2. CMOS：CC4042;+VCC;状态图;集成同步D触发器引脚图;作业题 P274 题4.2 题4.3 ; 一、填空题 1、同步RS触发器：CP＝0时输出端Q和Q的状态( )；CP＝1时RS变化将引起触发器输出端Q和Q的状态( ) 。 2、同步D触发器的特性方程是( ) 。 二、选择题 1、没有约束条件的触发器是( )。 ⑴基本RS触发器 ⑵同步D触发器 ⑶同步RS触发器 2、若将D触发器的D端连接到Q端上，经过100个脉冲后，它的次态Q(t+100)=0,则现态Q(t)应为( )。 ⑴ Q(t)＝0 ⑵ Q(t)＝1 ⑶ 与原态无关;一、填空题 1、同步RS触发器：CP＝0时输出端Q和Q的状态(保持不变)；CP＝1时RS变化将引起触发器输出端Q和Q的状态(变化) 。 2、同步D触发器的特性方程是( ) 。 二、选择题 1、没有约束条件的触发器是(⑵)。 ⑴基本RS触发器 ⑵同步D触发器 ⑶同步RS触发器 2、若将D触发器的D端连接到Q端上，经过100个脉冲后，它的次态Q(t+100)=0,则现态Q(t)应为(⑴)。 ⑴ Q(t)＝0 ⑵ Q(t)＝1 ⑶ 与原态无关;　边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿