数字逻辑系统-复习提纲PPT课件.pptVIP

2010级《数字系统设计》复习提纲 武汉科技大学计算机学院 1 主要内容 第一章 数字逻辑基础 第二章 逻辑门电路 第三章 硬件描述语言VHDL基础 第四章 组合逻辑电路 第五章 触发器 第六章 时序逻辑电路 考试题型 2 第一章 数字逻辑基础 返回目录 常用编码——8421码、余3码、5421码、2421码、奇偶校验码等 有符号数补码的求法 8. 逻辑函数表达式及其化简——根据给出的逻辑功能列出真值表，并用卡诺图法化简 反演规则和对偶规则——求反函数和对偶函数 最小项表达式和最大项表达式——唯一 各基本逻辑运算 （与、或、非、异或（多变量）、同或等） 逻辑代数的基本公式和常用公式 最小项和最大项的性质、写指定编号的最小项、最大项 3 第二章 逻辑门电路 门电路的扇出系数、功耗、噪声容限、传输延时的含义 逻辑门多余输入端的处理方法——“与”、“或” 三态门 返回目录 4 第三章 硬件描述语言VHDL基础 VHDL源程序中必不可少的两个组成部分 返回目录 VHDL的4种对象中，信号的作用 用VHDL语言实现指定的电路功能 检测时钟上升沿的条件表达式 信号与变量的区别——是否延时生效 BIT与STD_LOGIC类型的区别——三态输出的表示方法 信号的模式中，BUFFER与OUT的区别 5 第四章 组合逻辑电路 组合逻辑电路的特点 返回目录 编码器的功能和主要的编码器； 74HC138的功能，输出端与输入端最小项的关系 译码器的功能和主要的译码器 6. 数据选择器的功能及应用，输出和输入之间的逻辑函数表达式的描述——与时序逻辑电路结合 7. 双四选一数据选择器74HC253的功能和设计方法 8. 奇偶校验电路的原理，奇偶发生器和校验器 5. 七段字形译码器7448实现灭零显示的方法 9. 消除竞争-冒险的方法 6 第五章 触发器 RS触发器的约束条件 返回目录 电平触发、主从结构(脉冲触发)、边沿触发的抗干扰能力 RS、JK、D、T触发器的功能、特性方程、VHDL的实现 CMOS同步D触发器和主从D触发器的电路构成 触发器的空翻现象，各种结构的触发器是否存在该现象 7 第六章 时序逻辑电路 时序逻辑电路的特点、描述时序电路的方程、表示方法 返回目录 等价状态的概念 4. 时序逻辑电路的输出与存储电路的现态有关 7. 集成计数器（同步、异步）构成N进制计数器的电路分析 9. 扭环形计数器的优点、移位寄存器构成扭环形计数器的有效状态个数 11. 利用MSI构成任意进制计数器的设计——161、160、计数器的扩展 8. 用74HC290实现十进制计数器时的编码规律——8421、5421 10. 计数器（74HC161）与数据选择器构成的电路分析 6. 移位寄存器按照输入输出方式的分类 3. 对触发器构成的电路进行逻辑功能分析，并判断能否自启动 5. 寄存器和锁存器的区别 8 考试题型 填空题（15*1分=15分） 单选题（10*1分=10分） 判断改错（10*2分=20分）（错误需更正） 逻辑函数分析及卡诺图化简（10分） 逻辑电路分析（13+14=27分） 设计题（8+10=18分） 返回目录 9