电子技术基础数字部分逻辑门电路2.pptxVIP

3.3.2 CMOS漏极开路（OD）门和三态输出门电路1. CMOS漏极开路门（1）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 --电路逻辑符号3.3.2 CMOS漏极开路（OD）门和三态输出门电路漏极开路门输出连接（1）漏极开路门的结构及工作原理(a)工作时必须外接电源和电阻;(b)与非逻辑不变；(c) 可以实现线与功能。--10CL3.3.2 CMOS漏极开路（OD）门和三态输出门电路(2) 上拉电阻对OD门动态性能的影响电路带电容负载Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。--IOL（max)0113.3.2 CMOS漏极开路（OD）门和三态输出门电路(3) 上拉电阻的计算+V DDRP当VO=VOL最不利的情况：只有一个 OD门导通，IIL（total)为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。kIIL……nm--I0H（total)IIH（total)3.3.2 CMOS漏极开路（OD）门和三态输出门电路+V DD(3) 上拉电阻的计算RP当VO=VOH为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ：kIIL……nm --使能EN输入A 输出L1001110 ×高阻3.3.2 CMOS漏极开路（OD）门和三态输出门电路2.三态(TSL)输出门电路10110截止截止导通0100110截止截止导通X10逻辑功能：高电平有效的同相逻辑门--0011000103.3.2 CMOS漏极开路（OD）门和三态输出门电路三态门电路的应用数据总线D…G2GnG1ENENEN…DADBDN任何时刻只能有一个门的使能端为有效，其他门输出高阻--v vO+V+V DD DD I输出高电平输入高电平VOH(min)V IH(min)V IL(max)输入低电平输出低电平 V OL(max)00 vvG G 门范围门范围2I1O3.3.3 CMOS逻辑门电路的重要参数1. 输入和输出的高、低电平输入低电平的上限值VIL(max)输入高电平的下限值VIH(min)输出高电平的下限值 VOH(min)输出低电平的上限值 VOL(max)--3.3.3 CMOS逻辑门电路的重要参数1. 输入和输出的高、低电平类型参数/单位VIL(max) /V1.01.50.80.80.6VOL(max) /V0.050.10.10.20.2VIH(min) /V4.03.52.02.01.2VOH(min) /V4.954.94.93.11.7高电平噪声容限(VNH/V)0.951.42.91.10.5低电平噪声容限(VNL/V)0.951.40.70.60.474HCT400074HC74LVC74AUC--驱动门 负载门 噪声vv oI3.3.3 CMOS逻辑门电路的重要参数2. 噪声容限在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力负载门输入高电平时的噪声容限：VNH —当前级门输出高电平的最小值时允许负向噪声电压的最大值VNH =VOH(min)－VIH(min)负载门输入低电平时的噪声容限：VNL —当前级门输出低电平的最大值时允许正向噪声电压的最大值 VNL =VIL(max)－VOL(max)-- 50% 50% 输入t t PLHPHL90% 90% 输出50% 50% 10% 10% tt fr3.3.3 CMOS逻辑门电路的重要参数3.传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 传输延迟时间与电源电压VDD及负载电容大小有关。 表中为各个非门的参数。CMOS电路传输延迟时间类型参数74HCVDD=5V74AHCVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)63.82.50.8--3.3.3 CMOS逻辑门电路的重要参数4. 功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。动态功耗：指的是电路在输出状态转换时的功耗。对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗--3.3.3 CMOS逻辑门电路的重要参数5. 延时-功耗积速度功耗综合性的指标。延时?