数字逻辑设计试题中文+答案.docxVIP

2003 数字逻辑考题 填空题 （每空 1 分，共 15 分） 1 [19]10=[ 11010 ]Gray （假设字长为 5bit） 2 若 X=+1010 ，则[X] =（），[-X] =（），（假设字长为 8bit） 原 补 3 [26.1251]0=[ 1A.2 ]16=[000100100101 ]8421BCD 65 进制的同步计数器至少有( 7 )个计数输出端。 用移位寄存器产生序列，至少需要( 3 )个触发器。 要使 JK 触发器按Q * Q 工作，则 JK 触发器的激励方程应写为(1,1 )；如果用 D 触发器实 现这一转换关系，则 D 触发器的激励方程应写为( Q’ ) 。 在最简状态分配中，若状态数为 n，则所需的最小状态变量数应为（[log n] ）。 T 3T T 3 T 4 T 2 T 1 有 n 个逻辑变量 A ，B ，C ….W ，若这 n 个变量中含 1 的个数为奇数个，则这 n 个变量相异或 的结果应为（ 1 ）。 一个 256x4bit的 ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 一个 EPROM 有 18 条地址输入线，其内部存储单元有（ 218 ）个。 所示 CMOS 电路如图 Fig.1，其实现的逻辑函数为 F=（ A NAND B (AB) ） （正逻辑）。 +E D 二 判断题 （每问 2 分，共 10 分） （ T ）计数模为 2n 的扭环计数器所需的触发器为 n 个。 F （ F ）若逻辑方程 AB=AC 成立，则 B=C 成立。 A （ F ）一个逻辑函数的全部最小项之积恒等于 1。 B （ T ）CMOS 与非门的未用输入端应连在高电平上。 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16 分） 1 化简下列函数（共 6 分，每题 3 分） 1） F A,B ,C ,D m 0,2,3,7,8,9,10,11,13,15 2） F A,B ,C ,D m 1,6,8,10,12,13 d 0,3,5,14 解： (b) 分析下图所示的同步时序电路（10 分） 写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）； 说明该电路实现什么功能？ XQ Q1 0 XQ Q 1 0 Q *Q * 1 0 Z (a) 000010001 000 01 0 001 10 0 010 11 0 011 00 1 100 11 0 101 00 0 110 01 0 111 10 1 0 J Q X 1 0 Q * Q 0 0 Q * J Q J Q J Q Q Q X 1 1 1 1 1 1 1 0 1 Z Q Q 1 0 X=0 时，电路为四进制加法计数器； X=1 时，电路为四进制减法计数器。 四 分析下图所示的组合逻辑电路（12 分） 画出输出 F 对输入 Z 的定时关系图（假定输入 X 和 Y 都保持高电平，且每个门电路都有一个单位时间的延迟）； 判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。 解：上图红线存在冒险 解： 上图红线 存在冒险 Z F F Y 五 设计并实现一位全减器（12 分） 电路实现 D=A-B-C 的功能，其中C 是来自低位的借位信号，D 是本位求得的差信号；电路还要产生向高位借位信号 P。 采用门电路实现该减法器电路（写出逻辑函数表达式，不做图）； 采用 74x138 译码器和少量的逻辑门实现该减法器电路（画出电路图）。解： CBA D P 000 0 0 001 1 0 010 1 1 011 0 0 100 1 1 101 0 0 110 0 1 111 1 1 六 分析下面的电路，完成下面的问题（15 分） 根据电路，完成给定的时序图； 画出其状态转换图或状态转换表。 解： (1) 上图红线Q * (1) 上图红线 2 0 Q ) Q 1 2 1 Q 2 Q Q Q 0 1 2 Q * Q Q ((Q Q )) Q Q Q Q Q Q 1 0 1 0 2 1 0 1 0 2 1 Q * 0 (Q Q 1 2 ) Q 1 Q 0 0 (Q 1 Q ) Q 2 0 (2) Q Q Q 2 1 0 Q *Q *Q * 2 1 0 000 001 001 010 010 011 011 100 100 001 101 010 110 000 111 000 分）。1七 请设计一个序列信号发生器，该电路能在时钟信号CP 作用下，周期性输出“110010”的串行序列信号；要求采用最小风险方法设计；采用D 触发器和必要门电路实现并画出电路原理图 分）。 1 解： Q