组合逻辑电路学习试题解答.docxVIP

（有些题答案 错了）自我检测题 1．合路任何刻的出信号，与刻的入信号 有关，与以前的入 信号 没关。 2．在合路中，当入信号改状，出端可能出瞬干窄脉冲的 象称争冒。 3．8—3先器 74LS148的先序是 I7、I6、I5、?、I0，出 Y2Y1Y0。入出均低平有效。当入 I7I6I5?I0，出Y2Y1 Y0010 。 4．3—8器74HC138于状，当入A2A1A0=001，出Y7~Y0= 。 5．将公共数据上的数字信号按要求分配到不相同路中去的路叫 数据分配器 。 6．依照需要一路信号送到公共数据上的路叫 数据器。 7．一位数比器，入信号两个要比的一位二制数，用 、 表示，出信 AB 号比果：(A＞B) 、(A＝B)和(A＜B)， (A＞B)的表达式 AB 。 Y Y Y Y 8．能完成两个一位二制数相加，并考到低位位的器件称 全加器。 9．多位加法器采用超前位的目的是化路构 × 。（√，× ） 10．合路中的冒是由于 引起的。 A．路未达到最 B ．路有多个出 C．路中的延D．型不相同 11．用取法除掉两与非路中可能出的冒，以下法哪一种是正确并先考的 A．在出加正取脉冲B．在入加正取脉冲 C．在出加取脉冲D．在入加取脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A．01→10 B ．00→10 C ．10→11 D．11→01 13．译码器74HC138的使