集成电路的制造工艺.pdfVIP

Package--封装体： 指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC）形成的不同外形的封装体。 IC Package种类 很多，可以按以下标准分类：按封装材料划分为：金属封装、陶瓷封装、塑料封装按照和PCB板连接方 式分为：PTH封装和SMT封装 按照封装外型可分为：SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等； 按封装材料划分为：金属封装主要用于军工或航天技术，无商业化产品； 陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场； 塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额； 按与PCB板的连接方式划分为：PTH-Pin Through Hole, 通孔式；SMT-Surface Mount Technology ，表面贴 装式。 目前市面上大部分IC均采为SMT式的按封装外型可分为：SOT 、QFN 、SOIC、TSSOP、QFP、BGA、 CSP等； 决定封装形式的两个关键因素:封装效率。芯片面积/封装面积，尽量接近1:1；引脚数。引脚数越多，越 高级，但是工艺难度也相应增加；其中，CSP由于采用了Flip Chip技术和裸片封装，达到了芯片面积/封 装面积=1:1 ，为目前最高级的技术； QFN—Quad Flat No-lead Package 四方无引脚扁平封装 SOIC—Small Outline IC 小外形IC封装 TSSOP—Thin Small Shrink Outline Package 薄小外形封装 QFP—Quad Flat Package 四方引脚扁平式封装 BGA—Ball Grid Array Package 球栅阵列式封装 IC Package Structure （IC结构图） CSP—Chip Scale Package 芯片尺寸级封装 FOL– Front of Line前段工艺 FOL– Back Grinding背面减薄 将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到封装需要的厚度（8mils~10mils）；磨片时，需 要在正面（Active Area ）贴胶带保护电路区域同时研磨背面。研磨之后，去除胶带，测量厚度； FOL– Wafer Saw晶圆切割 将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；通过Saw Blade将整Wafer切割成一个 个独立的Dice ，方便后面的Die Attach等工序；Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁 Wafer ； FOL– 2nd Optical Inspection二光检查 主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有出现废品。 FOL– Die Attach 芯片粘接 芯片拾取过程： 1、Ejector Pin从wafer下方的Mylar顶起芯片，使之便于脱离蓝膜； 2、Collect/Pick up head从上方吸起芯片，完成从Wafer 到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F的Pad上，具体位置可控； 4、Bond Head Resolution ：X-0.2um ；Y-0.5um ；Z-1.25um ； 5、Bond Head Speed ：1.3m/s ； FOL– Epoxy Cure 银浆固化 银浆固化：175°C ，1个小时；N2环境，防止氧化。 FOL– Wire Bonding 引线焊接 Capillary ：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool ，内部为空心，中间穿上金线，并分别在芯 片的Pad和Lead Frame的Lead上形成第一和第二焊点； EFO ：打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温，将