数字电子技术及应用半导体存储器和可编程逻辑器件.ppt

1．PLD的基本结构 第二十九页，共五十三页。 2．PLD的电路符号 ×表示两条线通过编程相连 · 表示两条线是硬件连接的 没有连接符号两条线表示不相连 第三十页，共五十三页。 3．PLD的分类 PLD的分类方法很多，通常根据PLD的各个部分是否可以编程或组态， 将PLD分为PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等四类。 第三十一页，共五十三页。 图 7.3. 4 PL A 的 阵列结构 图 7.3.5 PAL （ GAL ） 的阵列结构 第三十二页，共五十三页。 PLD的分类方法： ① 按集成度来区分 简单PLD（集成度较低） 复杂PLD（集成度较高） PROM、PLA、PAL、GAL CPLD、FPGA ② 从结构上来区分 一类是乘积项结构器件，其基本结构为“与—或阵列”的器件，大部分简单PLD和CPLD都属于这个范畴 。 另一类是查表结构器件（SRAM结构）。由简单的查找表组成可编程门，再构成阵列形式，FPGA就属于此类器件。 ③ 从编程工艺上区分 一类是E2PROM型，现有的大部分CPLD及GAL器件都采用此种结构 另一类是SRAM型，即SRAM查找表结构的器件，大部分的FPGA器件都是采用此种编程工艺。 第三十三页，共五十三页。 7.3.2 可编程逻辑阵列 没有存储单元，用于设计组合逻辑电路，属于组合逻辑型PLA 第三十四页，共五十三页。 时序逻辑型PLA 将触发器的输出反馈到与阵列上 第三十五页，共五十三页。 7.3.3 可编程阵列逻辑 1.PAL的基本电路结构 由可编程的与阵列、固定的或阵列和输入、输出缓冲 电路组成。 专用输出结构 第三十六页，共五十三页。 具有可编程输入输出结构的PAL16L8的逻辑图。它有10个固定的变量输入端（引脚1~9，引脚11）、两个固定的输出端（引脚12,19）和6个可编程输入输出端（引脚13~18）。这6个端子（通过编程）既可作为输入端使用又可作为输出端使用。与阵列能产生64个乘积项，或阵列最多可以同时产生8个输出函数。如果将6个可编程输入输出端全部设置为输入端时，它的变量输入端最多可达16个。 PAL16L8 第三十七页，共五十三页。 输出缓冲电路中含有4个触发器，而且触发器的输出又全都反馈到了与阵列上，所以不仅可以用它设计组合逻辑电路，还可以用来设计时序逻辑电路。 PAL16R4 第三十八页，共五十三页。 数字电子技术及应用 第一页，共五十三页。 第7章 半导体存储器和可编程逻辑器件 概述 7.1 半导体存储器 7.2 可编程逻辑器件 7.3 第二页，共五十三页。 7.1 概述 半导体存储器和可编程逻辑器件(Programmable Logic Device，PLD）都属于大规模集成电路（LSIC）或超大规模集成电路(VLSIC)。LSIC/VLSIC从应用角度可分为通用型、专用型、半定制专用型和用户可编程型四类。 通用型器件和SSIC、MSIC一样，是已经定型生产的标准化、系列化产品。 优点：集成度高、功能强、功耗小、价格便宜、适用面广； 缺点是逻辑功能固定 ，开发研制费用较高 。 专用集成电路（Application-Specific Integration Circuits，ASIC）是为某类专门设备或某种专门用途，由工厂根据用户的电路设计图专门定制的具有特定功能的集成块，只能用于一种或几种专用设备和系统中。这类芯片比通用型芯片更有利于缩小系统体积，减少信号连线，提高电路可靠性，且利于电路保密。缺点是设计、生产成本高，研制周期长，所以除大批量生产外一般很少采用。 第三页，共五十三页。 半定制专用型芯片（Semi-Custom Application-Specific Integration Circuits，SCASIC）是介于通用型和专用型之间的一种LSIC／VLSIC。较典型的有门阵列（Gate Array，GA）和标准单元（Standard Cell，SC）两种。这种芯片的研制工作通常是在用户和厂家的密切协作下完成的 。 用户可编程型电路，是一种可由用户自己定义或改写功能的逻辑器件，称为可编程逻辑器件（PLD）。利用PLD进行逻辑设计，不仅设计灵活方便，而且具有较理想的性价比，较高的性能指标，较低的风险和较短的设计周期，特别适于需要反复调试、修改的研制性设计。 PLD是20世纪70年代发展起来的一种新型LSIC／VLSIC逻辑器件。从那时以来，它大体经历了PROM、PLA、PAL、GAL、EPLD、FPGA和CPLD等发展过程。其中PROM、PLA、PAL和GAL通常称为简单可编程逻辑器件（Simpl