第2章 逻辑电路元器件.pptVIP

PLA(可编程逻辑阵列) PLA(可编程逻辑阵列) PAL(可编程阵列逻辑) 与阵列固定，或阵列可编程 或阵列固定，与阵列可编程 第二章 逻辑电路元器件 2.1 晶体管开关原理 2.2 NMOS逻辑门 2.3 CMOS逻辑门 2.4 晶体管逻辑电路的性质 2.5 缓冲器、传输门和三态门 2.6 正逻辑与负逻辑 2.7 74系列标准芯片 2.8 可编程逻辑器件 2.9 专用集成电路 电平的高低 电平值在Gnd和V0，max之间时表示低电平，符号V0，max低电平中的最高电平，小于它的电平被视作“低”。 在V1，min和VDD之间的电平值为高电平，符号Vl，min高电平的最低电平，即高于它的电平被视作“高”。 V0，max和V1，min的精确值取决于所采用的技术，其典型值是：V0，max是VDD的40％，而Vl，min是VDD的60％。 2.1 晶体管开关原理 常见的二极管即可实现简单的开关功能。 目前最流行的用于实现简单开关的晶体管是金属氧化物场效应晶体管（MOS）：N沟道晶体管（NMOS）和P沟道晶体管（PMOS） NMOS PMOS 2.2 NMOS逻辑门 非门 电阻R外面加虚线框，表示电阻R是用晶体管实现的 2.2 NMOS逻辑门 与非门 或非门 2.3 CMOS逻辑门 无论输入是高是低，电路中都没有电流通过，没有静态功耗 驱动管T2为NMOS管,负载管 T1为PMOS管,此图为CMOS反相器。为保证电路正常工作,电源电压VDD大于两管的开启电压的绝对值之和。 总是工作在一个导通 而另一个截止的状态 其它逻辑功能的CMOS门电路 思考：这张电路图实现什么逻辑功能？ 2.4 晶体管逻辑电路的性质 CMOS反相器的等效电阻 把MOS晶体管作为理想开关，当开关断开时电阻为无穷大，而开关导通时电阻为0。 但是对于实际的晶体管而言，晶体管导通时沟道的电阻是VDS/ID，叫做导通电阻。 CMOS反相器的电压传输特性 允许噪声在一定限度内的存在，而不影响电路正常工作的能力。 噪声容限 CMOS反相器的动态特性 1．传输延迟时间 CMOS反相器传输延迟时间的定义 从输入波形上升沿中点到输出波形下降沿中点之间的延迟时间称为导通延迟时间，记作tPHL。 从输入波形下降沿中点到输出波形上升中点之间的延迟时间称为截止延迟时间，记作tPLH。 平均传输延迟时间tpd 2．动态功耗 当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中，将产生附加的功耗，称之为动态功耗。 动态功耗由两部分组成，一部分是因为T1和T2在短时间内同时导通所产生的瞬时导通功耗PT，另一部分是对负载电容充、放电所消耗的功率Pc。 功耗就是单次的能量消耗和每秒钟充/放电周期的次数f的乘积。因此CMOS反相器的动态功耗为： 其中C为寄生电容大小； 只要在晶体管内部有两种材料相接或重叠在一起，就会形成电容。这种电容叫做寄生电容。 实际上，CMOS电路总的动态功耗显著地小于其他工艺技术（如TTL）电路的总功耗。正因为这个原因，现在的大规模集成电路几乎都采用CMOS技术制造。 逻辑电路的负载特性 逻辑门的扇入系数被定义为该逻辑门的输入个数。 由于逻辑门构造的缘故，逻辑门输入端的个数超过一定限度是不切实际的，通常逻辑门的扇入系数被限制在一个较小的数目内。 逻辑门的扇出系数是指门驱动的其他门的个数。 2.5 缓冲器、传输门和三态门 缓冲器 除了改善电路的速度性能之外，缓冲器还用来驱动需要大电流的外部设备。因为缓冲器由较大的晶体管构成，所以可通过较大的电流。 在必须驱动很大电容性负载的逻辑门电路中，通常采用缓冲器来改善性能。 传输门（TG门） 传输门的功能是能在控制信号的作用下，实现输入和输出间的双向传输。 CMOS传输门的电路结构和逻辑符号 工作原理： (1) C=0V,C=5V时，传输门截止.(T1和T2均截止） (2) C=5V,C=0V时，传输门导通.(T1和T2总有一只导通） 关于CMOS传输门： (1)由于MOS为对称的,源极和漏极可以互换,输入和输出端也可互换,即CMOS传输门为双向的。 (2) 传输门和非门结合,可组成模拟开关。 CMOS双向模拟开关的电路结构和符号 三态门 又称三态缓冲器，除了有一个输入 和一个输出 ，还有一个叫做使能（enable）的控制输入信号e。 Z称作高阻态。对逻辑信号而言，有两种正常状态0和1，而Z表示第三种状态，该状态不产生输出信号。 三态门的实现 CMOS三态门可方便地用于构成总线结构。 三态门的小例子 两个三态门的输出端连接在一起。这样做是允许的，因为可确保两个缓冲器中的一个处于高阻状态。 若两个缓冲器同时有效，则当两个缓冲器的输出值不同时，就会在电