第6章 时序逻辑分析与设计.pptVIP

6.3.4 中型同步时序逻辑设计 ① 根据需求建立原始的状态图或状态表。 ② 利用状态简化技术，根据实际情况化简状态表，消除多余状态，建立适合设计的有限状态机。有时省去这一步。 ③ 确定表示全部状态所需要的状态变量个数，并完成状态分配，即将简化后状态用二进制代码表示。 ④ 给出输出方程，并根据功能表，确定各控制端的驱动方程。 ⑤ 画逻辑图和波形图，实现逻辑表达式所代表电路。 以例子说明: 试用计数器74163和相应的组合逻辑，实现如图所示的状态图。 74163逻辑符号和功能表 (1) 状态编码 A=000 B=001 C=010 D=011 E=100 F=101 G=110 7个状态,使用3位状态变量，利用74163的低3位Q2Q1Q0. Q2 Q1 Q0 操作 0 0 0 计数、保持、置数 0 0 1 计数、保持 0 1 0 计数、保持 0 1 1 保持、置数 1 0 0 计数、保持 1 0 1 计数、保持 1 1 0 保持、置数 1 1 1 无 (2) 画操作表 画74163的控制输入端、数据输入端和电路输出端的卡诺图: * 以Q2Q1Q0=000 为例说明卡诺图的制作方法. 由状态表可见，在000状态下，有下列情况: x1x0=00 ,电路为保持状态, 要求LDN=1(无效), 并使ENT·ENP=0，Z=0； x1x0=10 ,电路为计数状态, 要求LDN=1(无效), 并使ENT·ENP=1，Z=1； x1x0=01, 电路为置数状态, 要求LDN=0(有效), 并使 D2D1D0=100， Z=1。 x1 x0 0 1 0 1 0 1 × × ENT·ENP =x1 x1 x0 0 1 0 1 1 1 0 × LDN=x2 x1 x0 0 1 0 1 100 × × × × × × × × × D2D1D0 =100 x1 x0 0 1 0 1 1 1 0 × Z=x1+x0 用相同的方法，可求出在Q2Q1Q0不同状态下的ENT·ENP、LDN、D2D1D0和Z，将这些值填入各自对应的卡诺图中。 Q2 Q1Q0 00 01 11 10 0 1 1 1 1 1 x1 x1+x0 x0 × Z Q2 Q1Q0 00 01 11 10 0 1 x1 x1 x0 x0 x1 × x1 x0 ENT·ENP Q2 Q1Q0 00 01 11 10 0 1 x0 x0 x1 × 1 1 1 1 LDN Q2 Q1Q0 00 01 11 10 0 1 100 000 000 × × × × × × × × × × × × × × × D2D1D0 D2=Q1 ，D1=D0=0 (4) 根据上面四个卡诺图，可用74163加数据选择器实现。 试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变量M=0时，电路为8421BCD码十进制计数器，M=1时电路为5421BCD码十进制计数器。 此题有多种求法，可以三种情况都用置数法，或者两个清零，一个置数 6.3.5 序列信号发生器的设计 序列信号是把一组0、1数码按一定规则顺序排列的串行信号。序列信号发生器在数字设备中具有重要作用。 序列信号发生器有两种类型: 计数型：由计数器辅以组合电路组成; 移存型：由移位寄存器辅以组合电路组成。 例: 试设计一个能产生序列信号为0101101的计数型序列信号发生器。 解: 1) 根据序列信号的长度M(本例为7)，设计模M计数器; (本例计数器选用74163并用置数法实现模7计数器) 2) 将计数器的输出Q2Q1Q0作为输入，序列信号作为输出, 列出真值表; 3) 根据真值表，求出组合逻辑关系表达式; 4) 画逻辑图. Q2 Q1 Q0 Z 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 Q2 Q1Q0 00 01 11 10 0 1 1 1 1 0 × 0 0 1 Z=Q2Q0+Q2Q0 =Q2⊕Q0 Q1 Q2 Q3 Q0 R 1,5D C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 RD LD ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74163 1 =1 Z 思考：能否用计数器和译码器/选择器配合