EDA相关发展及硬件描述.pptVIP

5. 生成编程数据文件 设计处理的最后—步是产生可供器件编程使用的数据文件。对CPLD ( Complex Programmable Logic Device，复杂可编程逻辑器件)来说，是产生熔丝图文件，即JEDEC（电子器件工程联合会制定的标准格式，简称JED文件）文件：对于FPGA（Field Programmable Gates Array，现场可编程门阵列）来说，是生成位流数据文件（Bit-stream Generation，简称BG文件）。 第二十八页，共七十八页。 图1.1 EDA设计流程 设计准备 设计输入 设计处理 设计校验 （前仿真） 设计校验 后仿真或延时仿真 第二十九页，共七十八页。 1.2.4 设计校验 设计校验过程包括功能仿真和时序仿真，这两项工作是在设计处理过程中同时进行的。功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。此时的仿真没有延时信息或者只有由系统添加的微小标准延时，这对于初步的功能检测非常方便。仿真前，要先利用波形编辑器或硬件描述语言等建立波形文件或测试向量（即将所关心的输入信号组合成序列），仿真结果将会生成报告文件和输出信号波形，从中便可以观察到各个节点的信号变化。若发现错误，则返回设计输入中修改逻辑设计。 第三十页，共七十八页。