嵌入式系统嵌入式系统硬件平台.ppt

具备完整系统结构与功能的芯片 包含可执行控制/运算或信号处理功能的处理器、内存、外围电路及系统IP特定逻辑电路 第六十二页，共九十八页，2022年，8月28日 单片数字系统 把功能复杂的若干个数字逻辑电路放在同一个芯片上 SOC 还包括其它类型的电子功能器件 模拟器件 专用存贮器 射频器件 MEMS 系统级芯片起码应在单片上包括数字系统和模拟电子器件。 第六十三页，共九十八页，2022年，8月28日 单片系统级芯片Vs多芯片系统 速度 功耗 成本 专用 第六十四页，共九十八页，2022年，8月28日 SOC的优势 1、降低耗电量 2、减少体积 3、增加系统功能 4、提高速度 5、节省成本 第六十五页，共九十八页，2022年，8月28日 一：系统级芯片特点 1、规模大、结构复杂。 数百万门乃至上亿个元器件设计规模 电路结构包括MPU、SRAM、DRAM、EPROM、闪速存贮器、ADC、DAC以及其它模拟和射频电路 采用被称为知识产权（IP）的更大的部件或模块 第六十六页，共九十八页，2022年，8月28日 2、速度高、时序关系严密。 高达数百兆的系统时钟频率 各模块内和模块间错综复杂的时序关系 问题：时序验证、低功耗设计以及信号完整性和电磁干扰、信号串扰等高频效应 第六十七页，共九十八页，2022年，8月28日 3、时序匹配 采用深亚微米工艺加工技术，在深亚微米时走线延迟和门延迟成为主要因素 复杂的时序关系，电路中时序匹配困难 深亚微米工艺的十分小的线间矩和层间距，线间和层间的信号耦合作用增强，再加之十分高的系统工作频率，电磁干扰、信号串扰现象，给设计验证带来困难 第六十八页，共九十八页，2022年，8月28日 二、SOC设计技术 1、设计再利用 IP复用：IntellectualProperty自主知识产权 芯核（CORE）：将已经验证的各种超级宏单元模块电路制成芯核 第六十九页，共九十八页，2022年，8月28日 芯核 通常分为三种 硬核，具有和特定工艺相连系的物理版图，己被投片测试验证。可被新设计作为特定的功能模块直接调用 软核，是用硬件描述语言或C语言写成，用于功能仿真 固核（firmcore），是在软核的基础上开发的，是一种可综合的并带有布局规划的软核。 第七十页，共九十八页，2022年，8月28日 常用复用方法 依靠固核，将电阻晶体管级 （RTL级）描述结合具体标准单元库进行逻辑综合优化，形成门级网表，再通过布局布线工具最终形成设计所需的硬核 在深亚微米（DSM）下很难用软的RTL综合方法达到设计再利 设计方法从电路设计转向系统设计 第七十一页，共九十八页，2022年，8月28日 总线可以分成三层。 最上二层完全包含在带内，而其它两条总线用于在系统的可编程部分集成用户IP。 在嵌入式ARM器件内的所有总线的宽度都为32位 如图 第三十页，共九十八页，2022年，8月28日 ???????????????????????????????????????????????????????????????????????????????????????????????????????????? 第三十一页，共九十八页，2022年，8月28日 4）SHARC总线 两个接口 外部存储接口 主机接口 DMA 内存，外存，设备之间传输数据 第三十二页，共九十八页，2022年，8月28日 外存接口 外部数据总线宽度16bit－48bit DM总线与IO处理器可以访问整个外部地址空间 PM总线24bit 外存分为4个区 接口信号（略） 第三十三页，共九十八页，2022年，8月28日 主机接口 将SHARC连接到标准微处理器总线上 主机将DSP功能移交给SHARC 接口信号（略） 第三十四页，共九十八页，2022年，8月28日 SHARC DMA 10个通道 外部端口DMA通道，链接端口DMA通道：双向 串口DMA：单向 每个DMA通道一个中断 第三十五页，共九十八页，2022年，8月28日 总结 嵌入式系统中总线 针对设备 无通用性 功耗低 第三十六页，共九十八页，2022年，8月28日 2、通讯 现代嵌入式系统基本都有通讯 有线 无线 第三十七页，共九十八页，2022年，8月28日 1）嵌入式TCP/IP协议栈应用前提 连接在互联网上的电子装置不一定比单独使用的电子装置具有更高的智能功能，但连通意味着提高智能化管理水平 TCP/IP是一项应用广泛的标准，利用它可以接通并控制电子装置，通过绝大多数传输媒体几乎可以和运行在所有操作系统上的软件进行通信 通过TCP/IP与基础设施连接十分简单 第三十八页，共九十八页，2022年，8月28日 嵌入式TCP/IP协议栈适用的范围 在商业系统中，可以利用它来进