NIOSⅡ处理器体系结构研讨.pptVIP

* * NIOSⅡ处理器的体系结构 地址发生器 程序控制器 异常控制器 中断控制器 通用寄存器 r0..r31 控制寄存器 ctl0..ctl5 指令 Cache 数据 Cache 算术逻辑单元 （ALU） 用户定制指令逻辑 JTAG调试模块 NiosII 处理器核 紧耦合 指令存储器 紧耦合 指令存储器 紧耦合 数据存储器 紧耦合 数据存储器 指令总线 数据总线 clock reset 软件调试 JTAG接口 中断源[0..31] 用户IO信号 cpu_resetrequest cpu_resettaken 异常控制器 Nios II体系结构提供一个简单的非向量异常控制器来处理所有类型的异常 中断控制器 Nios II体系结构支持32个外部硬件中断，每个中断对应一个独立的中断通道 第三十一页，共四十六页。 * * NIOSⅡ处理器的体系结构 NIOSⅡ的异常处理 硬件中断 软件异常 软件陷阱异常 未定义指令异常 其它异常 外设通过处理器32个中断输入通道请求产生硬件中断。 当程序遇到软件陷阱指令时，将产生软件陷阱异常。 软件陷阱在程序需要操作系统服务时常用到，操作系统的异常处理程序判断产生软件陷阱的原因，然后执行相应任务。 Nios II 异 常 包 括 第三十二页，共四十六页。 * * NIOSⅡ处理器的体系结构 硬件中